datasheet
超过470,000+ 应用技术资源下载
zip

verilog流水线乘法器代码

  • 1星
  • 日期: 2018-08-28
  • 大小: 23.68KB
  • 所需积分:3分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 32乘32流水线型verilogHDL乘法器

本设计基于 8*8, 9*9 和 9*8 三个基本乘法器单元,根据控制端实现3个功能。功能 1(Mout = Mout+A*B)的实现主要通过调用 1 个 32*32 乘法器。

功能 2(4 个 8*8 像素点积累加)的实现主要通过调用 4 个 8*8 乘法单元。

功能 3(16 位复数条件控制乘累加减)的实现主要 通过调用 4 个 16*16 乘

法器。

设置了三个控制信号 ctr0,ctr1,ctr2。

16*16 乘法器的实现主要通过调用 1 个 8*8,1 个 9*9 和 1 个 9*9 单元。

32*32 乘法器的实现主要通过调用 1 个 8*8 单元,6 个 9*8 单元和 9 个 9*9

单元

更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })