首页资源分类IC设计及制造 > verilog流水线乘法器代码

verilog流水线乘法器代码

已有 462226个资源

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人消费电子

上传者其他资源

文档信息举报收藏

标    签: 32乘32流水线型verilogHDL乘法器

分    享:

文档简介

本设计基于 8*8, 9*9 和 9*8 三个基本乘法器单元,根据控制端实现3个功能。功能 1(Mout = Mout+A*B)的实现主要通过调用 1 个 32*32 乘法器。

功能 2(4 个 8*8 像素点积累加)的实现主要通过调用 4 个 8*8 乘法单元。

功能 3(16 位复数条件控制乘累加减)的实现主要 通过调用 4 个 16*16 乘

法器。

设置了三个控制信号 ctr0,ctr1,ctr2。

16*16 乘法器的实现主要通过调用 1 个 8*8,1 个 9*9 和 1 个 9*9 单元。

32*32 乘法器的实现主要通过调用 1 个 8*8 单元,6 个 9*8 单元和 9 个 9*9

单元

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。