首页资源分类PCB layout > pcb si 仿真

pcb si 仿真

已有 445464个资源

下载专区

上传者其他资源

    文档信息举报收藏

    标    签:pcbsi

    分    享:

    文档简介

    这是个好东西,大家快快下载

    文档预览

    在仿真之前,需要相应的 IBIS 模型文件,并把它转换为 Cadence 需要的 DML 文件,现在已经下载了一个 IBIS 文件,它是 Altera 公司的 cyclone3 的 IBIS 文件:cyclone3.ibs。为了把它转化,我们首先需要打开 Model Integrity 打开 Model Integrity 后, 选择 File Open 打开需要转化的 IBIS 文件 打开后如下图: 点击 cyclon3,然后点右键,选择 IBIS to DML,来实现 IBIS 到 DML 的转化 在转化时报错: 查看 LOG File 有如下说明: 这个时候实际上是出了很多报错,报错的说明如下: WARNING: CYCLONE3_sstl18c1_cio_d10s Ramp value for maximum of Fall is significantly different with that computed from the corresponding TV curve - fixed ERROR: TVCurve start time of CYCLONE3_ttl18_rdio_d8s RisingWaveform rise_1 at line 483255 is not same as CYCLONE3_ttl18_rdio_d8s FallingWaveform fall_1 at line 482667 ERROR: TVCurve start time of CYCLONE3_ttl18_rdio_d8s RisingWaveform rise_2 at line 483368 is not same as CYCLONE3_ttl18_rdio_d8s FallingWaveform fall_2 at line 482778 WARNING: CYCLONE3_sstl2c1_cio_d12s Ramp value for typical of Fall is significantly different with that computed from the corresponding TV curve - fixed WARNING: CYCLONE3_sstl2c1_rio_d12s Ramp value for typical of Fall is significantly different with that computed from the corresponding TV curve - fixed WARNING: CYCLONE3_ttl18_rdio_d10s Ramp value for maximum of Rise is significantly different with that computed from the corresponding TV curve - fixed Translation failed due to DMLCHECK errors. Output saved as D:\yanshi\2\cyclone3.dml.txt. Run ibis2signoise -d, a DML will be generated. Examine it with line numbers from the log message. 对于这个错误,说明是在 DOS 环境下运行 ibis2signoise -d,可以了,那么就在 DOS 下运行 运行结束后,在运行目录下可以看到已经生成了文件:cyclone3.ibs.dml,修改它为 cyclone3.dml DML 文件已经生成,关闭 Model Integrity 下一步就是要进行仿真了, 首先打开 PCB SI 然后在弹出的菜单中选择红线框住的部分 进入 PCB SI GXL 后打开要仿真的 BRD 文件。 现在这个文件是为了测试做的一个 PCB,布线均是采用自动布线完成的。为了完成仿真,还需要以下几步的设 置: 首先点击 Analyze PDN Analysis 进入 PDN Analysis 的窗口: 然后点击 Identify DC Nets,进入下面的窗口: 这个地方是需要设置电源电压的,选择 VCC,然后进行如下设置: 点击 GND,进行如下的设置: 这个地方是要设置电压的以及电源的。设置好之后点击 Apply,再点击 OK。 回到 PDN Analysis 的窗口,点击 Cross section,设置板层结构,在这个类似 Excel 表格式地 窗口里,输入需要的各种参数,在表地最后一栏直接计算出该层的阻抗值。 这个地方按照实际的板层结构设置就可以了,可以在后面看到该层的阻抗值,注意红框,这里的 两个选项分别选择单端信号和差分信号的阻抗计算。 点击 Apply Ok;回到 PDN Analysis 的窗口,点击 DML manage Library;进入下面的窗口: 在这里进行 DML 模型库的设置,我们前面已经转换了一个 DML 库,在 D:\yanshi\2 目录下, 现在需要首先把这个目录加进库的搜索路径。 在此点击 Set Search Path,进入下面的窗口 点击 Add Director 按键,把路径 D:\yanshi\2 增加进来,下图中的红色部分中可以看到我们想要 的路径已经增加进来 点击 OK,回到 DML manage Library 窗口,可以看到 cyclone3.dml 库已经被加入: 此时需要把 cyclone3.dml 导入,选择 Select for Merge/index 中 cyclone3.dml,如下图中红色 部分的现实,然后点击按键 Merge Libs; 然后在选择窗口中选择 cyclone3.dml,然后点 OK; 这时会出现一个报错窗口,有如下的信息: Reading file dmlcheck errors found in file --ERROR @line 111386: TVCurve must start at time zero ERROR: TVCurve start time of CYCLONE3_ttl18_rdio_d6 RisingWaveform rise_1 at line 480785 is not same as CYCLONE3_ttl18_rdio_d6 FallingWaveform fall_1 at line 480197 ERROR: TVCurve start time of CYCLONE3_ttl18_rdio_d6 RisingWaveform rise_2 at line 480898 is not same as CYCLONE3_ttl18_rdio_d6 FallingWaveform fall_2 at line 480308 ERROR @line 483255: TVCurve must start at time zero ERROR: TVCurve start time of CYCLONE3_ttl18_rdio_d8s RisingWaveform rise_2 at line 483368 is not same as CYCLONE3_ttl18_rdio_d8s FallingWaveform fall_2 at line 482778 Skipping library D:\yanshi\2\cyclone3.dml due to dmlcheck errors. *************************************************** Writing file D:\yanshi\2\cyclone3.dml Merge complete. 0 files included in output file D:\yanshi\2\cyclone3.dml. 这个是由于 IBSI 模型中有些地方需要进行修改,按照说明,打开 cyclone3.dml.的 111386 行, 显示如下信息: 按照说明,修改 111392 行的第一个数字为 0,如下图所示: 其他问题也类似处理,然后点击 Merge Libs 重新导入 cyclone3.dml;依然还会有一些告警信息, 但错误已经没有了,可以正常导入了。 在回到 PDN Analysis 的窗口后,点击 DML manage Library;进入下面的窗口:下面点击 Model Assignment 按键,进入器件模型设置,出现如下的窗口: 在这个窗口中的 Device 中为 PCB 中的元器件选择对应的 DML 模型,我们点击 Auto Setup 按 键,然后可以看到电阻和电容已经有了 DML 模型了,但是 IC 还没有 这是因为我们没有给 IC 制作 DML 模型。我们点击菜单中的 RefDesPins 选型,进入下面的窗口: 在这里,选择 U1,同时点击窗口下面的 Preferences 按键,出现如下的窗口: 如果在 Analysis Preferences 窗口中对于 Use Defaults For Missing Component Models 前面打 勾的话,可以看到 U1 的管脚都分配了相应的信号模型,这里由于对缺省模型中的 B(I 双向端口) 选择了我们前面创建的 CYCLONE3 的管脚型,这里 U1、U2、u3 的双向引脚都定义为了 CYCLONE3 的管脚型。 在 Analysis Preferences 窗口中点击 Browse Models 按键,会弹出 SI Model Browser 窗口, 点击相应的管教模型,并点击下面的 Assign 按键,就可以改变 Analysis Preferences 窗口中管 教的 defaule Model 的设置。 上述设置都设置好之后,退出 PDN Analysis 窗口。 在 PCB SI 中点击 Setup Constraints Electrical 选项,如下图所示 这时会进入 alledgro constraint manager 窗口,如下图: 在这里选择 Electrical,并选择 Net 下面的 Reflection;在其中我们选择一个网络,如 DB0,然 后点右键,并在右键出来的菜单中选择 SigXplorer。 这时将会调用程序 SigXplorer,出现如下的窗口: 信号仿真将在这里进行。 从上图中可以看到 DB0 的拓扑结构(它包括 3 个 IC,它们之间通过连线相连,其中他们连线的 阻抗是 125.85 欧,U1 到 U2 和 U2 到 U3 之间由于走线长度不同,所以信号的延时也不相同)。 我们在 SigXplorer 的菜单中点击 Analyze 下的 preferences, 得到如下的窗口 这个窗口中 Measurement Cycle 指的是仿真几个信号周期;Switching Frequency 指的是仿真 方波的周期;Duty Cycle 指的是占空比;Offset 指的是偏移时间。 设置好之后,我们鼠标双击 U3 的 TRISTATE, 得到如下的窗口: 这时选择 Stimulus State 下的 Pulse;然后点击 OK;这表示选择 U3 作为信号的发送端进 行仿真。 随后点击下图中红框内的 Reflection 然后点右键,选择 All ON 在 SigXplorer 的菜单中点击 Analyze 下的 Simulate 这时就会有如下的窗口打开: 这个图就是以 U3 为发射端,以 U1、U2 为接收端,时钟为 50Mhz 时的信号仿真图。

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。