下载频道>FIFO
CypressUSB的主从FPGA控制实现代码1
标签: CypressnbspUSB的主从FPGA控制实现代码
usb_test\adc_1ch.v ........\adc_fifo.ngc ........\adc_fifo.v ........\adc_fifo.xco ........\adc_itfc.ngc ........\adc_itfc.v ........\adc_itfc_1ch.v ........\agc_1ch.v
上传者:论文帝上传时间:2013年07月01日
下载次数:1
A7125编程资料(全)包括数据手册以及代码示例1
标签: A7125编程资料包括数据手册以及代码示例
A7125\RC_A7125_x1_FIFO Mode with Hopping function\RC_A7125_01 Hopping Reference code for FIFO mode V1.2.pdf .....\...........................................\RC_A7125_01 Hopping Reference code for
上传者:火龙果上传时间:2013年08月22日
下载次数:13
fifo源码以及测试文件基于ISE14.21
标签: fifoISE14 2
fifo ....\\fifo.gise ....\\fifo.xise ....\\fuse.log ....\\fuse.xmsgs ....\\fuseRelaunch.cmd ....\\ipcore_dir ....\\..........\\coregen.cgp ....\\..........\\coregen.log
上传者:论文帝上传时间:2013年07月01日
下载次数:2
针对于Virtex5 FPGA的DDR2读写测试的完整工程1
标签: Virtex5 FPGADDR2
.......\\_verilog_hintfile .......\\_xmsgs .......\\......\\ngc2edif.xmsgs .......\\......\\ngcbuild.xmsgs .......\\......\\xdl.xmsgs .......\\a64_128_distram_fifo.ngc .......\\a64_64_distram_fifo
上传者:论文帝上传时间:2013年07月01日
下载次数:7
在FPGA中基于信元的FIFO设计方法1
标签: 中基于信元的设计方法
在FPGA中基于信元的FIFO设计方法 在FPGA中基于信元的FIFO设计方法 设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候,都会使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其针对性变差,某些情况下会变得不方便或者将增加硬件成本。此时,需要进行自行FIFO设计。本文提供了一种基于信元
上传者:rubyonrails上传时间:2013年09月29日
下载次数:1
DVD防震理论研究1
标签: DVD防震理论研究
问题。寄存器的选型:首先,寄存器必须是T*W容量的寄存器,而且信号的读取必须是先进先出,那么,用一个现有的芯片FIFO就完全可以解决了。FIFO 是一个首字母缩略词为 先进,先出。这个表示描述队列的原则: 先进来的信号首先处理。第一代FIFO存储器是基于“导向”理论的,数据从输入端被移到输出端,所需要的时间称为导向时间。以长度为8的FIFO为例说明其工作原理。入图所示   
上传者:crazyjackson上传时间:2013年09月19日
下载次数:0
异步FIFO结构0
标签: 异步FIFO
第一部分 设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。 一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作
上传者:maylove上传时间:2012年12月27日
下载次数:14
Xilinx VirtexII-pro的开发板工程文件1
标签: Xilinx VirtexIIpro
........................\\\\clout16b_fifo_A.vhd ........................\\\\clout16b_fifo_A_vhdl.prj ........................\\\\clout16b_fifo_B.prj ........................\\\\clout16b_fifo
上传者:论文帝上传时间:2013年07月01日
下载次数:2
什么是fifo1
标签: 什么是fifo
1.什么是FIFO?FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
上传者:huhuhah0009上传时间:2013年09月21日
下载次数:1
基于SRAM和DRAM结构的大容量FIFO的设计与实现1
标签: 基于SRAM和DRAM结构的大容量FIFO的设计与实现
基于SRAM 和DRAM 结构的大容量FIFO 的设计与实现作者:杨奇 杨莹摘要:本文分别针对Hynix 公司的两款SRAM 和DRAM 器件,介绍了使用CPLD 进行接口连接和编程控制,来构成低成本、大容量、高速度FIFO 的方法。该方法具有通用性,可以方便地移植到与其他RAM 器件相连的应用中去。关键词:CPLD,SRAM,DRAM,FIFO1 引言FIFO(First In First
上传者:jujuyaya222上传时间:2013年09月17日
下载次数:0
para13:fifo.vhd FIFO(双口RAM)fifo1.vhd FIFO(嵌入式EAB)fifo2.vhd FIFO(LPM)1
标签: ram嵌入式fifo
para13:fifo.vhd FIFO(双口RAM)fifo1.vhd FIFO(嵌入式EAB)fifo2.vhd FIFO(LPM)
上传者:jasionla上传时间:2014年03月05日
下载次数:0
三星S3C6410datasheet 1300多页1
标签: 页面提取S3C6410XPreliminary
页面提取自-S3C6410X_UM_Preliminary_Rev0S3C6410X_UM_REV0.10UART31.6.3 UART FIFO CONTROL REGISTER Register UFCON0 UFCON1 UFCON2 UFCON3 Address 0x7F005008 0x7F005408 0x7F005808 0x7F005C08 R
上传者:baidu_linker上传时间:2013年09月29日
下载次数:0
STM32项目,CAN,UART,Input检测 ,可直接做工程模板1
标签: STM32CANUART
1、CAN收发队列 使用内存FIFO缓冲CAN帧,适合大数据量通信;并使用内部软中断处理CAN数据,相当于事件响应,综合应该比查询方式节省不少时间,也应该比OS调度省点时间。Can.C:底层处理,Communi.C:与应用层高相关。 应用层处理流程用函数指针表的方式调用减少代码量及阅读整齐;实现CAN各种错误记录机制。已初步测试,该机制可用。 CAN处理流程: 接收
上传者:苏莎莎上传时间:2013年05月28日
下载次数:33
基于DDR2_SDRAM的高速大容量异步FIFO的设计与实现1
标签: DDR2_SDRAM高速大容量异步FIFO
摘 要:为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2SDRAM的FIFO实现了最高475MHz的总线速率
上传者:论文帝上传时间:2013年07月01日
下载次数:2
STM32F10xxx参考手册1
标签: STM32F
SDIO状态寄存器(SDIO_STA) 397 20.9.12 SDIO清除中断寄存器(SDIO_ICR) 398 20.9.13 SDIO中断屏蔽寄存器(SDIO_MASK) 399 20.9.14 SDIO FIFO计数器寄存器(SDIO_FIFOCNT) 401 20.9.15 SDIO数据FIFO寄存器(SDIO_FIFO) 401 20.9.16 SDIO
上传者:bootloader上传时间:2013年06月26日
下载次数:21

已有 445023个资源

EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高员外,我们会尽快处理。