AlteraJESD204BIP内核是数模(DAC)或模数(ADC)转换器的一种高速点对点串行接口，用于传输数据到FPGA器件。这种单向串行接口运行在13.5Gbps的最大数据速率上。该协议提供了较高的带宽、低I/O数并且支持通道数和数据速率的可扩展性。JESD204BIP内核通过引进Subclass1和Subclass2以实现了确定性延迟，从而解决了多器件同步。
JESD204BIP内核包含：?介质访问控制(MAC)—控制链路状态和字符替换的数据链路层(DLL)模块。
?物理层(PHY)—物理编码子层(PCS)和物理介质附加子层(PMA)模块。
JESD204BIP内核不包含控制帧装配和拆卸的传输层(TL)。TL和测试组件提供为设计实例组件的一部分，该设计实例组件可以对不同的转换器件定制设计。
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论