现场可编程门阵列（FPGA）器件以其灵活的可配置特性，可以很好地解决并行性和速度问题在数字信号领域得到广泛地应用,但要求使用VHDL 或VerilogHDL 语言进行设计的难度较大。本文提出了一种采用FPGA 实现无限冲激响应滤波器的设计方案。并以一个四阶低通IIR 数字滤波器的实现为例,设计并完成软硬件仿真与验证。结果表明,方法简单易行,能满足设计要求。在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用到滤波器，数字滤波器是数字信号处理中使用最广泛的一种方法。常用的数字滤波器有无限长单位脉冲响应（IIR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1], 其中IIR 滤波器输出不仅与即时的输入以及过去的输入有关,而且还与过去的输出有关，反馈环路极易造成系统的不稳定。在采用FPGA 器件实现数字滤波器时，与FIR 滤波器相比，设计和实现IIR 滤波器的算法更为复杂。但IIR 滤波器也具有多种优越性，如IIR 滤波器可以利用模拟滤波器的设计成果，工作量相对较小；对于相同的设计指标，它可以用较低的阶数获得高选择性，所用存储单元少，经济而效率高，在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性。本文采取了一种基于FPGA 的滤波器设计方法，可以使设计IIR 滤波器较为简单易行。
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论