热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

思科电源完整性PI:PCB level PI design from _pre-layout_to_post_route

  • 1星
  • 2013-08-13
  • 8.11MB
  • 需要1积分
  • 3次下载
标签: 思科电源完整性PI

思科电源完整性PI

思科电源完整性PI:PCB  level  PI  design  from  _pre-layout_to_post_route

一个pdf格式的PPT,思科的,讲述电源完整性的仿真方法,内容大纲如下:

Agenda

PI  Fundamentals  (What  is  it  and  Why  do  we  care.  )

Pre  Route  IR  Analysis

Post  IR  Verification

Pre  Route  AC  Analysis

Post  Route  AC  Verification

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 速度超过5G的无线芯片诞生
    在5G还没普及的情况下,研究人员已经在朝着6G迈进。新一代移动通信可能需要Tbps的速度,这远远超过了5G下10 Gbps的理论容量。就目前而言,研究人员认为6G的关键在于寻找在以前未占用的太赫兹(THz)频段中工作的方法。现在,新加坡南洋理工大学和大阪大学的研究人员已经开发出一种无线芯片,可以在该频段工作。什么是太赫兹频段?正如Neda Khiabani博士在其AAC文章中解释的那样,太赫兹通常
  • 请问这两个二极管的作用及应选择的型号
    此电路是将自整角机的三线信号转换为AD2S83可接受的2V sin以及cos信号的电路,上面的一路为参考电压输入请问这里面二极管的作用,选择的二极管应该是稳压二极管吗?还是普通二极管,应该选择什么样的型号?
  • 5V晶振能串电阻给3.3V CPLD使用吗
    [i=s] 本帖最后由 tcxz111 于 2016-12-13 09:36 编辑 [/i]5V晶振是给CAN控制器用的,因为时序原因,希望CPLD和CAN控制器能够同步,CAN需要5V, CPLD需要3.3V,晶振选用的5V的,可以通过串个电阻直接给3.3V的CPLD吗?目前串了470Ω,CPLD侧管脚是4V。长时间用担心晶振或CPLD会烧坏?或影响寿命。请问还有其他什么办法?谢谢!后来又串了个
  • 偶数个非门进行短暂的延时防止优化的问题
    请问一下 假如vhdl写一个用偶数个非门进行短暂的延时 然后输出 为了防止综合优化该模块,可在模块中加综合约束 注释部分的语句是什么呢?我知道verilog中可以用/*synthesis attribute keep a true*/ 但是在VHDL中呢?是什么语句呀?大牛,请知道的不辞指教!
  • 安森美0.55mm封装DC/DC转换器适用于便携设备
    安森美半导体(ON Semiconductor)日前推出同步DC/DC降压转换器NCP1526,集成了低噪声低压降稳压器(LDO),采用独特的0.55mm超薄DFN封装,是便携式应用的选择方案之一。该器件专为便携式媒体播放器(PMP)、MP3播放器、手机中数字多媒体广播(DMB)或手持终端数字视频广播(DVB-H)芯片组等多媒体便携式设备的应用微处理器供电。NCP1526集成降压转换器接受2.7V
  • xilinx 芯片选型应考虑的因素和方法求高人指点
  • FPGA烧录失败
  • 我觉得公司请我就是在浪费钱
  • 哈佛人的意志
  • 求ads 1.2 for arm 的下载地址

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×