热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

基于Verilog的单精度浮点数乘法器的设计与实现

  • 1星
  • 2013-07-01
  • 185.79KB
  • 需要1积分
  • 5次下载
标签: Verilog

Verilog

单精度浮点数乘法器

Verilog

摘 要:文章详细介绍了浮点数和浮点数乘法的原理,采用Verilog语言设计32位单精度浮点数乘法器。用Modelsim6.5进行了浮点数和实数之间的转换,使用AheraQuartus  Ⅱ7.2,采用器件EP2S15F484C3,对乘法器进行了全编译和波形矢量时序仿真。将仿真结果转换为实数,与期望(真值)相比计算出乘法器的计算误差率,从而验证该设计的正确性和可行性。[著者文摘]

展开预览

猜您喜欢

评论

mofeizq
对于用verilog浮点数的实现有一定的参考价值,可惜没有代码参考
2018-05-08 08:16:45
登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×