热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

DDR3走线规则

  • 1星
  • 2017-05-03
  • 1.52MB
  • 需要1积分
  • 19次下载
标签: DDR3

DDR3

PCB设计DDR3走线规则

文档内容节选

3 PCB 设计建议 31 Fanout封装设计建议 Hi3716M 的封装为PBGA600 ,管脚间距08 毫米在PCB 设计时, 可以采用四层PCB 板的设计,建议如下分层: TOP 层:信号走线 内一层:地平面层 内二层:电源平面层 BOTTOM 层:信号走线 在成本非常敏感的应用方案中,也可以采用二层PCB 板的设计,PCB 分 层建议如下: TOP 层:信号走线和部分电源走线 BOTTOM 层:地平面层和部分电源走线 PCB 设计注意事项: 元器件布局在TOP 层,信号线尽量走TOP 层,滤波小电容可放在 BOTTOM 层 电源管脚用走粗线 尽量保持BOTTOM 层为一个完整的地平面层 主芯片出线推荐过孔大小为8mil, 线宽为5mil PCB 材料FR4, PCB 板厚度为16 毫米,铜箔厚度为1 盎司,填充介质介电常数42 主芯片出线示例如图31 所示 图31 主芯片出线示例图 32 DDR SDRAM接口电路设计建议 Hi3716M 内部集成了32 位宽的DDR2DDR3 兼容接口控制器 321 DDR2......

展开预览

猜您喜欢

评论

新手007
下载看了下,值得参考
2021-03-30 20:28:41
来世界逛逛
非常棒的资料,很专业,值得参考。
2020-07-26 18:17:26
登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×