3. Cyclone IV
动态重配½
November 2011
CYIV-52003-2.1
CYIV-52003-2.1
Cyclone
®
IV GX 收发器支持对收发器的不同部分进行动态重配½，而无需对器件的任
½部分断电。本章节提供并讲解了用于动态重配½各种模式的实例。
您可以½用 ALTGX_RECONFIG 和 ALTPLL_RECONFIG 控制器实例来对物理介质附加子层
(PMA) 控制、物理代码子层 (PCS)、 多用锁相环 (PLL) 以及通用锁相环 (PLL) 进行重配
½。
本章节包含以下几部分内容：
■
■
■
■
■
“ 术语表 ”
第 3-1 页
“ 动态重配½控制器的½系结构 ”
第 3-2 页
“ 动态重配½模式 ”
第 3-10 页
“ 动态重配½期间的错误指示 ”
第 3-31 页
“ 动态重配½进程的功½仿真 ”
第 3-32 页
术语表
表 3-1
列出了本章中所½用的术语：
表 3-1. 本章中所½用的术语
术语
ALTGX_RECONFIG 实例
ALTGX 实例
ALTPLL_RECONFIG 实例
逻辑通道寻址
描述
由 ALTGX_RECONFIG MegaWizard
™
插件管理器生成的动态重配½控制器实例。
由 ALTGX MegaWizard 插件管理器生成的收发器实例。
由 ALTPLL_RECONFIG Megawizard 插件管理器生成的动态 PLL 重配½控制器实例。
½对逻辑通道寻址的概念进行解释时，要用到这一术语。该术语并不是指 ALTGX_RECONFIG
MegaWizard 插件管理器中的
logical_channel_address
端口。
带有 .mif 扩展名的文件将被生成，以用于基于 .mif 的重配½模式。此文件既可以用于通道重配
½模式，也可以用于 PLL 重配½模式。
■
存储器初始化文件 (.mif 文件 )
■
通道重配½模式 — 此文件包含了关于已设½的各种 ALTGX MegaWizard 插件管理器
选项的相关信息。.mif 文件中的每个字为 16 bit ½。动态重配½控制器将
.mif 中的信息写入到收发器通道。
PLL 重配½模式 — 此文件包含了关于各种 PLL 参数与设½的相关信息，
这些 PLL 参
数与设½用于将收发器 PLL 配½成不同的输出频率。此 .mif 文件的容量为
144
×
1-bit。PLL 重配½模式期间，PLL 重配½控制器将这些 144-bit 串行地
移入至收发器 PLL。
PMA 控制
收发器通道
代表在 ALTGX 以及 ALTGX_RECONFIG MegaWizard 插件管理器中所显示的 analog controls
(Voltage Output Differential [V
OD
]、Pre-emphasis、 DC Gain 和 Manual Equalization)。
指的是一个内嵌 PMA 及 PCS 模块的发送通道、接收通道或者双工通道。
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos
are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as
trademarks or service marks are the property of their respective holders as described at
www.altera.com/common/legal.html.
Altera warrants performance of its
semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and
services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service
described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying
on any published information and before placing orders for products or services.
ISO
9001:2008
Registered
Cyclone IV 器件手册，
卷2
2011 年 11 月
Subscribe
3–2
第 3 章：
Cyclone IV
动态重配½
动态重配½控制器的½系结构
动态重配½控制器的½系结构
动态重配½控制器是一种½用 FPGA 架构资源的½知识产权 (IP)。您只½在每个收发器
模块中½用一个控制器。您不可以½用动态重配½控制器来控制多个 Cyclone IV 器件
或者芯片外接口。
图 3-1
显示了动态重配½控制器½系结构的概念性视图。欲了解关于 ALTGX_RECONFIG
实例的输入与输出的详细说明，请参考第 3-31 页中的
“ 动态重配½期间的错误指示
”。
图 3-1. 动态重配½控制器
ALTGX_RECONFIG MegaWizard Plug-In Manager
ALTGX_RECONFIG Instance
(Dynamic Reconfiguration Controller)
ALTGX MegaWizard
Plug-In Manager
ALTGX Instances
reconfig_fromgxb[n..0]
reconfig_clk
read
write_all
PMA control ports
(1)
data valid
reset_reconfig_address
reconfig_data[15..0]
reconfig_reset
logical_channel_address[n..0]
rx_tx_duplex_sel[1..0]
Channel
reconfig
logic
Analog controls
reconfig logic
reconfig_togxb[3..0]
addr
Address
Translation
data
Parallel
to
Serial
Converter
busy
error
Offset
Cancellation
control logic
reconfig_address_out[5..0]
reconfig_address_en
channel_reconfig_done
reconfig_mode_sel[2..0]
图 3-1
注释：
(1) PMA 控制端口由 V
OD
、预加重、DC 增益以及手动均衡控制组成。
1
1
只有 PMA 重配½模式支持手动均衡控制。
您可以½用一个 ALTGX_RECONFIG 实例来控制多个收发器模块。然而，您不½½用多个
ALTGX_RECONFIG 实例来控制一个收发器模块。
Cyclone IV 器件手册，
卷 2
Altera 公司 2011 年 11 月
第 3 章：
Cyclone IV
动态重配½
动态重配½控制器端口列表
3–3
动态重配½控制器端口列表
表 3-2
列出了动态重配½控制器的输入控制端口以及输出状态端口。
表 3-2. 动态重配½控制器端口列表 (ALTGX_RECONFIG 实例 )(1/6)
端口名称
输入 /
输出
说明
ALTGX_RECONFIG 实例的时钟输入
该时钟的频率范围取决于下面的收发器通道配½模式：
■
Receiver only (37.5 MHz 到 50 MHz)
Receiver and Transmitter (37.5 MHz 到 50 MHz)
Transmitter only (2.5 MHz 到 50 MHz)
reconfig_clk
输入
■
■
默认情况下，Quartus
®
II 对该端口分配一个全局时钟源。该时钟必须是一个由 I/O 时钟管脚产
生的自激时钟。请不要½用专用收发器 REFCLK 管脚以及任½由收发器生成的时钟。
ALTGX 与 ALTGX_RECONFIG 接口信号
ALTGX 实例中的一个输出端口和 ALTGX_RECONFIG 实例中的一个输入端口。由于该信号是基于收
发器模块的，因此该信号的½度以每个收发器模块 5 bit 的幅度增长。
在 ALTGX MegaWizard 插件管理器中，
该信号的½度取决于 General 界面中 What is the number
of channels? 选项中所选择的通道数量。
例如，若所选的 ALTGX 实例中的通道数量如下所示：
1
≤
通道数量
≤
4, 则输出端口
reconfig_fromgxb[4..0]
= 5 bit
5
≤
通道数量
≤
8, 则输出端口
reconfig_fromgxb[9..0]
= 10 bit
9
≤
通道数量
≤
12, 则输出端口
reconfig_fromgxb[14..0]
= 15 bit
reconfig_fromgxb
[n..0]
输入
13
≤
通道数量
≤
16, 则输出端口
reconfig_fromgx[19..0]
= 20 bit
请遵照下面的原则来连接 ALTGX_RECONFIG 实例与多个 ALTGX 实例之间的 reconfig_fromgxb 端
口：
■
连接 ALTGX 实例 1 的
reconfig_fromgxb[4..0]
到 ALTGX_RECONFIG 实例的
reconfig_fromgxb[4..0]。
连接下一个 ALTGX 实例的
reconfig_fromgxb[]
端口
到 ALTGX_RECONFIG 实例中接下来的可用 bit，以此类推。
连接ALTGX实例的reconfig_fromgxb端口(其具有最高的What is the starting
channel number? 选项 ) 到 ALTGX_RECONFIG 实例的 reconfig_fromgxb 端口的
最高有效½ (MSB)。
■
如果动态重配½选项在 ALTGX 实例中被½½，而 reconfig_fromgxb 和 reconfig_togxb 端口没
有连接到 ALTGX_RECONFIG 实例，那么 Quartus II Fitter 会产生一个警告信息。
reconfig_togxb
[3..0]
ALTGX 实例的一个输入端口和 ALTGX_RECONFIG 实例的一个输出端口。您必须将由动态重配½控
制器控制的每个 ALTGX 实例的 reconfig_togxb[3..0] 输入端口连接至 ALTGX_RECONFIG 实例的
reconfig_togxb[3..0] 输出端口。
该端口½度始终固定为 4 bit。
输出
Altera 公司 2011 年 11 月 Cyclone IV 器件手册，
卷 2
3–4
第 3 章：
Cyclone IV
动态重配½
动态重配½控制器端口列表
表 3-2. 动态重配½控制器端口列表 (ALTGX_RECONFIG 实例 )(2/6)
端口名称
输入 /
输出
说明
FPGA 架构与 ALTGX_RECONFIG 接口信号
½½该信号一个 reconfig_clk 时钟周期，以启动一个从 ALTGX_RECONFIG 实例到 ALTGX 实例的
写传输。
可以通过两种方式将该信号用于基于 .mif 文件的模式：
write_all
输入
■
连续写操½ — 选择 Enable continuous write of all the words needed for
reconfiguration 选项，仅对 write_all 信号提供一次脉冲来实现整个 .mif 文
件的写入。What is the read latency of the MIF contents 选项仅在该情况
中可用。依据 reconfig_clk 周期数来输入所需的延迟。
常规写操½ — ½ Enable continuous write of all the words needed for
reconfiguration 选项禁用时，.mif 文件的每个字均需要各自的写周期。
■
该信号用于表明在偏移校准期间动态重配½控制器的繁忙状态。器件上电后，该信号在第一个
reconfig_clk 时钟周期保持½电平，然后被½½，并在动态重配½控制器对所有连接至
ALTGX_RECONFIG 实例的接收通道执行偏移校准时，保持高电平。
busy
输出
busy 信号的撤销表明了偏移校准过程的圆满完成。
■
PMA 控制重配½模式 — ½动态重配½控制器执行读写操½时，该信号处于高电
平。
通道重配½模式 — ½动态重配½控制器在收发器通道写入 .mif 文件时，
该信号
处于高电平。
■
read
输入
½½该信号一个 reconfig_clk 时钟周期，以启动读传输。read 端口仅适用于 PMA 控制重配½模
式。½在 Reconfiguration settings 标签中选择 Analog controls，并在 Analog controls 标
签中选择至少一个 PMA 控制端口时，read 端口才可用。
仅适用于 PMA 控制重配½模式。该端口表明了动态重配½控制器从收发器所读取的数据的有效
性。
data_valid
输出
只有 data_valid 为高电平时，输出读端口上的数据才有效。
½½½至少一个用于读传输的 PMA 控制端口时，该信号才被½½。例如，tx_vodctrl_out。
该端口表明了试图进行一个不支持的操½。您可以在 Error checks 界面中选择该端口。½尝试
不支持的操½时，动态重配½控制器会撤销 busy 信号，并½½ error 信号两个 reconfig_clk
周期。要了解详细信息，请参考第 3-31 页中的
“ 动态重配½期间的错误指示 ”。
½您在 Analog controls 界面中½½了 Use 'logical_channel_address' port for Analog
controls reconfiguration 选项时，ALTGX_RECONFIG MegaWizard Plug-In Manager 将½½该
端口。
logical_channel_address 端口½度取决于您在 Reconfiguration settings 界面的 What is
the number of channels controlled by the reconfig controller? 选项中设½的值。只有在
动态重配½控制器所控制的通道数量大于一个时，该端口才½被½½。
由重配½控制器所控制
的通道数量
2
3–4
5–8
9–16
logical_channel_address
输入端口½度
logical_channel_address[0]
logical_channel_address[1..0]
logical_channel_address[2..0]
logical_channel_address[3..0]
error
输出
logical_channel_
address[n..0]
输入
Cyclone IV 器件手册，
卷 2
Altera 公司 2011 年 11 月
第 3 章：
Cyclone IV
动态重配½
动态重配½控制器端口列表
3–5
表 3-2. 动态重配½控制器端口列表 (ALTGX_RECONFIG 实例 )(3/6)
端口名称
输入 /
输出
说明
这是一个 2 bit ½信号 , 您可以在 Error checks 界面中选择该端口。
½用该可选端口的½处在于：即½通道配½是双工的，您也½够仅对通道的发送部分进行重配
½。
rx_tx_duplex_sel
[1..0]
输入
对于设½：
■
■
■
rx_tx_duplex_sel[1:0]
= 2'b00— 对通道的接收以及发送部分进行重配½。
rx_tx_duplex_sel[1:0]
= 2'b01— 对通道的接收部分进行重配½。
rx_tx_duplex_sel[1:0]
= 2'b10— 对通道的发送部分进行重配½。
模拟设½控制 / 状态信号
这是一个可选的发送缓冲器 V
OD
控制信号，每个发送通道 3 bit。根据 ALTGX MegaWizard 插件
管理器的 TX Analog 界面上的发送缓冲器供应设½以及匹配电阻设½，设½数量会有所不同。
如果½½了 Analog controls 界面中的 Use 'logical_channel_address' port for Analog
controls reconfiguration 选项，或者 Use same control signal for all the channels 选
项，那么该信号的½度会固定为 3 bit。否则，该信号的½度为每通道 3 bit。
下面显示了与 100
-
Ω匹配电阻的
tx_vodctrl
设½相对应的 V
OD
的值。
欲了解详细信息，请参考
Cyclone IV GX Device Datasheet
章节中的 “Programmable Output
Differential Voltage” 部分。
tx_vodctrl[2..0]
(1)
输入
tx_vodctrl[2:0]
3’b001
3’b010
3’b011
3’b111
3’b100
3’b101
所有其它值 => N/A
相应的 ALTGX 实例设½
1
2
3
4(2)
5
6
相应的 V
OD
设½ (mV)
400
600
800
900
(2)
1000
1200
Altera 公司 2011 年 11 月 Cyclone IV 器件手册，
卷 2
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论