实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Clock Data Recovery,时钟数据恢复),完成100~200Mhz的板间SERDES单通道通信,该SERDES接口方案具有成本低、灵活性高、研发周期短等特点。
文档内容节选
8b10b SERDES的接口设计 摘要 串行接口常用于芯片至芯片和电路板至电路板之间的数据传输随着系统带宽不断增 加至多吉比特范围,并行接口已经被高速串行链接,或SERDES 串化器 解串器所取代起初, SERDES 是独立的ASSP 或ASIC 器件在过去几年中已经看到有内置SERDES 的FPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵 本方案是以CEM最新的低功耗系列FPGA的HR03为平台,实现810b的SerDes接口,包 括SERDES收发单元,通过完全数字化的方法实现SERDES的CDRClock Data Recovery,时钟数据恢复,完成100200Mhz的板间SERDES单通道通信,该SERDES接口 方案具有成本低灵活性高研发周期短等特点 关键字:HR03SERDESCDR 1硬件接口: pic 硬件的接口如上图所示,主要包括发送与接收模块 发送模块包括8b10b编码器,并串转换器,锁相环PLL频......
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
评论