射频电路电源和接地的设计方法
射频(RF)电路的电路板布局应在理解电路板结构、
电源布线和接地的基本原则的基础上
进行。本文探讨了相关的基本原则，并提供了一些实用的、经过验证的电源布线、电源旁路
和接地技术，可有效提高
RF
设计的性½指标。考虑到实际设计中
PLL
杂散信号对于电源
耦合、接地和滤波器元件的½½非常敏感，本文着重讨论了有关
PLL
杂散信号抑制的方法。
为便于说明问题，本文以
MAX2827 802.11a/g
收发器的
PCB
布局½为参考设计。
图
1：星型拓扑的 Vcc
布线。
设计
RF
电路时，电源电路的设计和电路板布局常常被留到了高频信号通路的设计完成
之后。对于没有经过认真考虑的设计，电路周围的电源电压很容易产生错误的输出和噪声，
这会进一步½响到
RF
电路的性½。合理分配
PCB
的板层、采用星型拓扑的
Vcc
引线，并
在
Vcc
引脚加上适½的去耦电容，将有助于改善系统的性½，获得最½指标。
电源布线和旁路的基本原则
明智的
PCB
板层分配便于简化后续的布线处理，
对于一个四层
PCB
板(WLAN 中常用的
电路板)，在大多数应用中用电路板的顶层放½元器件和
RF
引线，第二层½为系统地，电
源部分放½在第三层，
任½信号线½可以分布在第四层。
第二层采用连续的地平面布局对于
建立阻抗受控的
RF
信号通路非常必要，它还便于获得½可½短的地环路，为第一层和第三
层提供高度的电气隔离，½得两层之间的耦合最小。½然，也可以采用其它板层定义的方式
(特别是在电路板具有不同的层数时)，½上述结构是经过验证的一个成功范例。
图
2：不同频率下的电容阻抗变化。
大面积的电源层½够½
Vcc
布线变得½松，½是，这种结构常常是引发系统性½恶化的
导火索，
在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。
反之，
如果½用星型拓扑则会减½不同电源引脚之间的耦合。图
1
给出了星型连接的
Vcc
布线方
案，该图取自
MAX2826 IEEE 802.11a/g
收发器的评估板。图中建立了一个主
Vcc
节点，
从该点引出不同分支的电源线，为
RF IC
的电源引脚供电。每个电源引脚½用独立的引线
在引脚之间提供了空间上的隔离，有利于减小它们之间的耦合。另外，每条引线还具有一定
的寄生电感，这恰½是我们所希望的，它有助于滤除电源线上的高频噪声。
½用星型拓扑
Vcc
引线时，还有必要采取适½的电源去耦，而去耦电容存在一定的寄生
电感。事实上，电容等效为一个串联的
RLC
电路，电容在½频段起主导½用，½在自激振
荡频率(SRF)：
之后，电容的阻抗将呈现出电感性。由此可见，电容器只是在频率接近或½于其
SRF
时
才具有去耦½用，在这些频点电容表现为½阻。图
2
给出了不同容值下的典型
S11
参数，
从这些曲线可以清楚地看到
SRF，还可以看出电容越大，在较½频率处所提供的去耦性½
越½(所呈现的阻抗越½)。
在
Vcc
星型拓扑的主节点处最½放½一个大容量的电容器，如
2.2μF。该电容具有较½
的
SRF，对于消除½频噪声、建立稳定的直流电压很有效。IC
的每个电源引脚需要一个½
容量的电容器(如
10nF)，用来滤除可½耦合到电源线上的高频噪声。对于那些为噪声敏感
电路供电的电源引脚，可½需要外接两个旁路电容。例如：用一个
10pF
电容与一个
10nF
电容并联提供旁路，可以提供更½频率范围的去耦，½量消除噪声对电源电压的½响。每个
电源引脚½需要认真检验，
以确定需要多大的去耦电容以及实际电路在哪些频点容易受到噪
声的干扰。
良½的电源去耦技术与严谨的
PCB
布局、Vcc 引线(星型拓扑)相结合，½够为任½
RF
系统设计奠定稳固的基础。½管实际设计中还会存在降½系统性½指标的其它因素，½是，
拥有一个“无噪声”的电源是优化系统性½的基本要素。
图
3：过孔的电特性模型。
接地和过孔设计
地层的布局和引线同样是
WLAN
电路板设计的关键，它们会直接½响到电路板的寄生参
数，存在降½系统性½的隐患。RF 电路设计中没有唯一的接地方案，设计中可以通过几个
途径达到满意的性½指标。
可以将地平面或引线分为模拟信号地和数字信号地，
还可以隔离
大电流或功耗较大的电路。根据以往
WLAN
评估板的设计经验，在四层板中½用单独的接
地层可以获得较½的结果。凭借这些经验性的方法，用地层将
RF
部分与其它电路隔离开，
可以避免信号间的交叉干扰。如上所述，电路板的第二层通常½为地平面，第一层用于放½
元件和
RF
引线。
接地层确定后，将所有的信号地以最短的路径连接到地层非常关键，通常用过孔将顶层
的地线连接到地层，需要注意的是，过孔呈现为感性。图
3
所示为过孔精确的电气特性模
型，其中
Lvia
为过孔电感，Cvia 为过孔
PCB
焊盘的寄生电容。如果采用这里所讨论的地
线布局技术，可以½略寄生电容。一个
1.6mm
深、孔径为
0.2mm(8mil)的过孔具有大约
0.
75nH
的电感，在
2.5GHz/5.0GHz WLAN
波段的等效电抗大约为
12Ω/24Ω。因此，一个
接地过孔并不½够为
RF
信号提供真正的接地，对于高品质的电路板设计，应该在
RF
电路
部分提供½可½多的接地过孔，特别是对于通用的
IC
封装中的裸露接地焊盘。不良的接地
还会在接收前端或功率放大器部分产生有害的辐射，
降½增益和噪声系数指标。
还需注意的
是，接地焊盘的不良焊接会引发同样的问题。除此之外，功率放大器的功耗也需要多个连接
地层的过孔。
图
4.
以
MAX2827
参考设计板为例的
PLL
滤波器元件布局。
滤除其它级电路的噪声、抑制本地产生的噪声，从而消除级与级之间通过电源线的交叉
干扰，这是
Vcc
去耦带来的½处。如果去耦电容½用了同一接地过孔，由于过孔与地之间
的电感效应，这些连接点的过孔将会承½½来自两个电源的全部
RF
干扰，不仅丧失了去耦电
容的功½，而且还为系统中的级间噪声耦合提供了另外一条通路。
在本文的后面部分将会看到，PLL 的实现在系统设计中总是面临巨大挑战，要想获得满
意的杂散特性必须有良½的地线布局。目前，IC 设计中将所有的
PLL
和
VCO
½集成到了
芯片内部，大多数
PLL
½利用数字电流电荷泵输出通过一个环路滤波器控制
VCO。通常，
需要用二阶或三阶的
RC
环路滤波器滤除电荷泵的数字脉冲电流，
得到模拟控制电压。靠近
电荷泵输出的两个电容必须直接与电荷泵电路的地连接。
这样，
可以隔离地回路的脉冲电流
通路，½量减小
LO
中相应的杂散频率。第三个电容(对于三阶滤波器)应该直接与
VCO
的
地层连接，以避免控制电压随数字电流浮动。如果违背这些原则，将会导致相½大的杂散成
分。
图
4
所示为
PCB
布线的一个范例，在接地焊盘上有许多接地过孔，允许每个
Vcc
去耦
电容有其独立的接地过孔。方框内的电路是
PLL
环路滤波器，第一个电容直接与
GND_CP
相连，第二个电容(与一个
R
串联)旋½
180
度，返回到相同的
GND_CP，第三个电容则与
GND_VCO
相连。这种接地方案可以获得较高的系统性½。
通过适½的电源和接地抑制
PLL
杂散信号
满足
802.11a/b/g
系统发送频谱模板的要求是设计过程中的一个难点，必须对线性指标
和功耗进行平衡，并留出一定裕量，确保在维持足够的发射功率的前提下符合
IEEE
和
FC
C
规范。IEEE
802.11g
系统在天线端所要求的典型输出功率为+15dBm，频率偏差
20MHz
时为-28dBr。频带内相邻信道的功率抑制比(ACPR)是器件线性特性的½数，这在一定前提
下、对于特定的应用是正确的。在发送通道优化
ACPR
特性的大量工½是靠凭借经验对
Tx
IC
和
PA
的偏½进行调节，并对
PA
的输入级、输出级和中间级的匹配½络进行调谐实现
的。
图
5：采用环路滤波器的效果。
然而，并非所有引发
ACPR
的问题½½咎于器件的线性特性，一个很½的例证是：在经
过一系列的调节、
对功率放大器和
PA
驱动器(对
ACPR
起主要½用的两个因素)进行优化后，
WLAN
发送器的邻道特性还是无法达到预期的指标。这时，需要注意来自发送器锁相环中
本振(LO)的杂散信号同样会½
ACPR
性½变差。 的杂散信号会与被调制的基带信号混频，
LO
混频后的成分将沿着预期的信号通道进行放大。这一混频效应只有在
PLL
杂散成分高于一
定门限时才会产生问题，½于一定门限时，ACPR 将主要受
PA
非线性的制约。½
Tx
输出
功率和频谱模板特性是“线性受限”时，我们需要对线性指标和输出功率进行平衡；如果
L
O
杂散特性成为制约
ACPR
性½的主要因素时，我们所面临的将是“杂散受限”，需要在
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论