热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

ALLEGRO 约束规则设置步骤(以DDR 为例)

  • 1星
  • 2014-08-10
  • 250.69KB
  • 需要3积分
  • 3次下载
标签: Allegro

Allegro

约束规则设置

约束规则设置

ALLEGRO  约束规则设置步骤(以DDR  为例)

ALLEGRO
约束规则设½步骤(以
DDR
为例)
Dyyxh@pcbtech
tzyhust@163.com
本文是我对约束规则设½方面的一些理解,
希望对新手½有所帮助。
由于本人水平有限,
错误之处难免,希望大家不吝赐教!
在进行高速布线时,一般½需要进行线长匹配,这时我们就需要设½½
constraint
规则,并
将这些规则分配到各类
net group
上。下面以
ddr
为例,具½说明这些约束设½的具½步骤。
1.
布线要求
DDR
时钟: 线½
10mil,内部间距 5mil,外部间距 30mil,要求差分布线,必需精确匹
配差分对走线误差,允许在+20mil 以内
DDR
地址、片选及其他控制线:线½
5mil,内部间距 15mil,外部间距 20mil,应走成
菊花链状拓扑,可比
ddrclk
线长
1000-2500mil,绝对不½短
DDR
数据线,ddrdqs,ddrdm 线:线½
5mil,内部间距 15mil,外部间距 20mil,最½在
同一层布线。数据线与时钟线的线长差控制在
50mil
内。
2.
根据上述要求,我们在
allegro
中设½不同的约束
针对线½(physical)
,我们只需要设½
3
个约束:DDR_CLK,
DDR_ADDR, DDR_DATA
设½½了上述约束之后,我们就可以将这些约束添加到
net
上了。点击
physical rule set
中的
attach……,再点击右边控制面板中的 more,
弹出对话框
如上图所示,找到
ckn0
ckp0,点击 apply,则弹出
选中左边列表中的
NET_PHYSICAL_TYPE,
在右边空格内输入
DDR_CLK,
点击
apply,
弹出
即这两个
net
已经添加上了
NET_PHYSICAL_TYPE
属性,且值为
DDR_CLK.
类似的,可以将
DDR
数据线,数据选通线和数据屏½线的
NET_PHYSICAL_TYPE
DDR_DATA, DDR
地址线,片选线,和其他控制线的
NET_PHYSICAL_TYPE
设为
DDR_ADDR.
上述步骤完成后,我们就要将已经设½的约束分配到这些
net group
上。
如下图点击
assignment table……
弹出对话框
如下图所示,我们对不同的信号组选择各自的
physical
约束
展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 光刻机被抵押!武汉千亿芯片项目停摆
    7月30日,武汉市东西湖区人民政府官方发布《上半年东西湖区投资建设领域经济运行分析》报告,其中正式对外宣告了武汉弘芯半导体制造有限公司(HSMC,下称武汉弘芯)的危机:投资千亿的武汉弘芯项目运行近三年后,因存在较大资金缺口,随时面临资金链断裂风险。弘芯半导体项目目前基本停滞,剩余1123亿元投资难以在今年申报。目前,该报告文件已经在官网删除。报告节选:我区(武汉东湖区)投资领域面临的挑战比疫情期间
  • 模拟电路一小时能看透吗?
    [font=楷体_GB2312][size=3]之前有人发资料帖,题目;什么是模拟电路 一个小时看透[/size][/font][url=https://bbs.eeworld.com.cn/viewthread.php?tid=101259&page=1&extra=page%3D1#pid335209][font=楷体_GB2312][size=3]http://bbs.eeworld.com.
  • 不知道算不算广告,还是发一个吧!
    今天在数码之家论坛看到有人在出这个东西http://bbs.mydigit.cn/read.php?tid=394744其中第一个带有大大的dsp的模块只要十块钱啊?不知道有谁能玩 的起来吗?
  • android手机の蓝牙串口调试助手
    [color=#555555][backcolor=rgb(138, 137, 219)][font=simsun]串口,RS232,USART这几个名词经常会见到,其实对这几个名词的真正含义也不是很了解,但我知道他们的通信协议都是相同的,在通讯过程中也经常用到,但这种协议的传输距离好像比较短。以前玩单片机的时候,经常会遇见单片机与电脑通讯的情况,电脑端就是RS232接口,而单片机端就是USART
  • 多通道采集问题,请大虾们出出主意啊
    我准备用STM32F103VB+24位AD采集3路数据,每一路都有一个单独的AD,3路AD同步采样。采集的数据都先保存到一片SRAM中(256K*8bit),每一路我都要保存最近30秒的数据,如有一路的值达到阈值,都要把3路最近30秒的数据保存到SD卡中,其实关于这个我已经问过几个问题了,烦请大家不要BS,有什么牢骚尽管发,我想问:1、3路数据同步采样保存到一片SRAM中,能实现同步采集保存吗?我
  • 有关VHDL语言的资料
  • MSP430F5529 常用内置函数和一些说明
  • 高分求助 音频转换问题 WAV和AMR的转换
  • 请教一个消费电子一般的电源供电
  • 关于德致伦的美网购物

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×