中½西部科技
2015 年 05 月第 14 卷第 05 期总第 310 期
77
基于 FPGA 的数字下变频模块设计
½
立
（中½电子科技集团公司第二十研究所，陕西 西安 710068）
摘 要：雷达数字下变频模块电路的主要½用是对接收到的中频回波信号进行
A/D
变换，并进行数字下变频处理。数字下
变频（DDC：Digital
Down Convert）技术是将中频信号数字下变频至零中频，且½信号速率降至通用 DSP
器件½处理的速
率的技术。本文介绍了一种基于
FPGA
的
6
通道数字下变频模块设计，接收
6
路中频模拟信号，经
ADC
进行模数变换后送
至
FPGA
进行数字下变频处理，数字信号经光纤收发模块传输至信号处理单元。
关键词：数字下变频；FPGA；光纤收发模块；ADC
DOI: 10.3969/j.issn.1671-6396.2015.05.032
1
引言
随着
DSP
器件性½的迅速提高，½得部分原来由硬件
来完成的工½可以交由½件来完成，以获得最大的灵活性
（这种思想被称½½件无线电）。为了将½可½多的工½½
由½件来完成，A/D 和
D/A
½换器应½可½得靠近天线，
½得数字系统在整个系统中占的比重最大
[1] [2]
。½受器件性
½所限，
直接对射频信号进行
A/D
变换的方案很难实现。
现
实中，往往将射频信号用模拟方式进行多次混频，在得到中
频模拟信号后，再进行
A/D
变换，送给数字信号处理单元。
光纤传输的主要优点有：
信号传输损耗½，
传输距离远，
抗干扰性强，
无电磁辐射，
无信号泄露，
无接地和短路问题，
[3]
系统功耗小等 。
阻分压外部配½。它的时钟电路集成了占空比稳定电路和
1½8分频电路，
保证芯片在各种采样速率下½½提供卓越的
性½。在数字电路方面，JAD9268集成了标准的SPI接口，
可以对芯片的多种工½模式进行配½。
图2
差分双巴伦输入配½
2
总½设计
本文选用了一片FPGA½为通信接口和数字下变频处理
单元，并为光纤收发模块提供工½时钟。XC7K160T属于
XILINX的高端系列——Kintex 7系列，其丰富的内部资源和
高速的数据传输速率为本设计提供了核心硬件支撑。
系统总½框图如图1所示。
图1
数字下变频模块框图
中频模拟信号经单端差分½换后送至AD变换器，变为
数字信号后送至FPGA进行数字下变频处理，最后通过光纤
收发模块传输至信号处理单元。FPGA将某一路的数字信号
送给DA变换器，½换为模拟信号后经过运算放大器输出，
用于对通道进行检查。
3
硬件设计
3.1 模数½换
JAD9268是一款16½双通道125MSPS模数½换芯片，主
要应用在对尺寸、
功耗和动态特性要求比较严格的通信系统
中。电路集成了多种参考电压配½模式，包括SPI配½和电
对JAD9268的差分输入配½方式有两种，一种方式是通
过差分驱动器芯片进行配½，如ADA4938-2、AD8138等。
另一种方式是通过差分变压器耦合。
本文选用的配½方式是
差分双巴伦耦合。在这种配½中，输入交流耦合，CML通过
一个33欧姆电阻提供给各输入。
这些电阻补偿输入巴伦的损
耗，向驱动器提供50欧姆阻抗。具½配½方式如图2所示。
其中，RC½络的取值由中频模拟信号的频率决定。
3.2 数模½换
AD9765是一款高速双通道12½数模½换芯片，最高工
½时钟频率达125MHz。产品内部集成了高性½DAC内核、
内½电压基准源、校准电路、增益调制电路等模块，具有单
通道与交织两种工½模式。
AD9765具有DAC1和DAC2两路输出通道。每个DAC½
具有独立的数字控制单元和电流输出控制单元，
并且½包含
有一个独立的PMOS电流源阵列，
通过IOUT端口½够输出最
大20mA（满刻度）的电流。
AD8042是一款双路高速½到½输出运算放大器，采用
标准互补双极工艺制½，
内部由两个独立工½的高速运算放
大器组成，具有高速度、高增益、½到½输出、内部频率补
偿等特点。
AD9765和AD8042之间的连接如图3所示。
3.3 时钟管理
本文选用了两片AD9513和一片SCX023½为时钟芯片。
AD9513
为 可 调 式 三 路 输 出 时 钟 管 理 芯 片 ， 最 高 可 输 出
78
800MHz的LVDS时钟和250Mhz的CMOS时钟。
图4为AD9513
级联½用的工½框图。
½件·研发
图5
电源配½
图3
运放配½
3.5 光纤收发
4EOLTR-85是一款小型化4路并行收发一½光模块，采
用3.3V发射接收分别供电。其工½时钟由FPGA提供。FPGA
将中频数字信号处理后进行½取，
然后通过光纤收发模块传
输至数字信号处理单元。
4
总结
图4
AD9513 工½框图
SCX023为一片100MHz、
LVDS时钟输出的表贴晶½振荡器。
晶振输出送至FPGA，
经FPGA内部倍频后输出至光纤收发模
块，½为光纤通信的时钟源。
3.4 电源管理
本 文 选 用 的 电 源 管 理 芯 片 为 一 片
LTM4644
、 一 片
SWH500-3.3和一片SWH500-1.8。其中，LTM4644是一片4
路输出的可调式DC/DC，
每路输出电流可达4A。
SWH500-3.3
和SWH500-1.8分别为3.3V和1.8V固定输出的LDO。
由于模块内既有模拟芯片，又有数字芯片，所以采用数
字电和模拟电分开供电的方式，以减少电源之间的相互干扰。
LTM4644的4路输出设½为1V、1.2V、1.8V和3.3V，用
于对FPGA供电。SWH500-3.3的输出为3.3V，用于对D/A的
模拟通道供电。SWH500-1.8的输出为1.8V，用于对A/D的模
拟通道供电。具½的供电方式如图5所示。
本文的出发点是将该AD下变频模块½为射频前端和信
号处理单元之间的一个处理和连接，½够很½地实现对6路
中频信号的处理以及数字信号的光纤传输，
也½通过对运放
输出的测试来检查通道的工½情况是否正常。
随着FPGA的极速发展，其处理½力已极大提高，本文
的后续研究方向将会考虑½否将数字信号处理的相关部分
移植到该模块，这样将更利于雷达系统的小型化和集成化。
参考文献
[1]
杨小牛
,
楼才义
,
徐建良
.
½件无线电原理与应用
[M].
电子工业出版
,
2001
[2]
陈勇
.
基于
FPGA
实现高速专用数字下变频器
[D].
电子科技大学硕
士学½论文
,2005
[3]
郭树旭
.
基于
LVDS
技术的数字光端机设计
[D].
长春
:
吉林大学硕士
学½论文
,2009.
[½者简介]
½立（1984—），男，重庆人，工程师，研究方
向为数字电路。
Design of Digital Down Conversion Module Based on FPGA
YU Li
(The 20th Research Institute of China Electronic Technology Group Corporation, Xi’an shanxi 710068
，
China)
Abstract
：
The main effect of digital down conversion module circuit is A/D transformation and digital
down conversion of the received intermediate frequency echo. Digital down conversion technology can convert
the intermediate frequency signals into zero intermediate frequency signals, and can make the signal rate suit
for the process by general DSP device. This paper introduced a design of 6 channel digital down conversion
module based on FPGA, which receives 6 intermediate frequency analog signals, and sends it to FPGA after
converted from analog to digital by ADC converter. The digital signals were transmitted to the signal processing
unit through the optical transceiver module.
Keywords:
Digital Down Conversion; FPGA; Optical Transceiver Module; ADC
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论