热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

CYCONE IV中文手册

  • 1星
  • 2022-05-12
  • 13.98MB
  • 需要1积分
  • 17次下载
标签: FPGA

FPGA

CYCLONE  IV手册中文版  前两卷

1. Cyclone IV FPGA
器件系列概述
November 2011
CYIV-51001-1.5
CYIV-51001-1.5
Altera 新的 Cyclone
®
IV 系列 FPGA 器件巩固了 Cyclone 系列在½成本、½功耗 FPGA
市场的领导地½,并且目前提供集成收发器功½的型号。Cyclone IV 器件旨在用于大
批量,成本敏感的应用,½系统设计师在降½成本的同时又½够满足不断增长的带½
要求。
Cyclone IV 器件系列是建立在一个优化的½功耗工艺基础之上,并提供以下两种型
号:
Cyclone IV E— 最½的功耗,通过最½的成本实现较高的功½性
Cyclone IV GX— 最½的功耗,集成了 3.125 Gbps 收发器的最½成本的 FPGA
1
Cyclone IV E 器件可以在 1.0 V 和 1.2 V 核电压下½用。
f
欲了解详细信息,请参考
Power Requirements for Cyclone IV Devices
节。
Cyclone IV 器件集成了一个可选择的½成本收发器,在未½响性½的情况下,节省了
功耗及成本。针对无线、有线、广播、工业,用户以及通信等行业中的½成本的小型
应用,Cyclone IV 器件无疑是最理想的选择。
Cyclone IV 器件系列特性
Cyclone IV 器件系列具有以下特性:
½成本、½功耗的 FPGA 架构:
6 K 到 150 K 的逻辑单元
高达 6.3 Mb 的嵌入式存储器
高达 360 个 18 × 18 乘法器,实现 DSP 处理密集型应用
协议桥接应用,实现小于 1.5 W 的总功耗
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos
are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as
trademarks or service marks are the property of their respective holders as described at
www.altera.com/common/legal.html.
Altera warrants performance of its
semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and
services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service
described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying
on any published information and before placing orders for products or services.
ISO
9001:2008
Registered
Cyclone IV 器件手册,
卷1
2011 年 11 月
Subscribe
1–2
第 1 章 :Cyclone
IV FPGA
器件系列概述
Cyclone IV 器件系列特性
Cyclone IV GX 器件提供高达八个高速收发器以支持:
高达 3.125 Gbps 的数据速率
8B/10B 编码器 / 解码器
8-bit 或者 10-bit ½物理介质附加子层 (PMA) 到物理编码子层 (PCS) 接口
字节串化器 / 解串器 (SERDES)
字对½器
速率匹配 FIFO
公共无线电接口 (CPRI) 的 TX ½滑块
电路空闲
动态通道重配½以实现数据速率及协议的即时修改
静态均衡及预加重以实现最½的信号完整性
每通道 150 mW 的功耗
灵活的时钟结构以支持单一收发器模块中的多种协议
Cyclone IV GX 器件对 PCI Express (PIPE)(PCIe)Gen 1 提供了专用的硬核 IP:
×1,×2, 和 ×4 通道配½
终点和根端口配½
高达 256-byte 的有效负½½
一个虚拟通道
2 KB 重试缓存
4 KB 接收 (Rx) 缓存
Cyclone IV GX 器件提供多种协议支持:
PCIe (PIPE) Gen 1×1,×2, 和 ×4 (2.5 Gbps)
千兆以太½ (1.25 Gbps)
CPRI ( 高达 3.072 Gbps)
XAUI (3.125 Gbps)
三倍速率串行数字接口 (SDI)( 高达 2.97 Gbps)
串行 RapidIO(3.125 Gbps)
Basic 模式 ( 高达 3.125 Gbps)
V-by-One( 高达 3.0 Gbps)
DisplayPort(2.7 Gbps)
串行高级技术附件 (Serial Advanced Technology Attachment (SATA))( 高达
3.0 Gbps)
OBSAI( 高达 3.072 Gbps)
Cyclone IV 器件手册,
卷 1
Altera 公司 2011 年 11 月
第 1 章 :Cyclone
IV FPGA
器件系列概述
器件资源
1–3
高达 532 个用户 I/O
高达 840 Mbps 发送器 (Tx), 875 Mbps Rx 的 LVDS 接口
支持高达 200 MHz 的 DDR2 SDRAM 接口
支持高达 167 MHz 的 QDRII SRAM 和 DDR SDRAM
每器件中高达 8 个锁相环 (PLLs)
支持商业与工业温度等级
器件资源
表 1-1
列出了 Cyclone IV E 器件资源。
表 1-1. Cyclone IV E 器件系列资源
资源
逻辑单元 (LE)
嵌入式存储器 (Kbits)
嵌入式 18 × 18 乘法器
通用 PLL
全局时钟½络
用户 I/O 块
最大用户 I/O
( 注释 1)
表 1-1
注释:
(1) 管脚列表文件中的用户 I/O 管脚包括所有的通用 I/O 管脚、专用时钟管脚以及两用配½管脚。收发器管脚和专用配½管脚不包
括在这一管脚列表中。
6,272
270
15
2
10
8
179
10,320
414
23
2
10
8
179
15,408
504
56
4
20
8
343
22,320
594
66
4
20
8
153
28,848
594
66
4
20
8
532
39,600
1,134
116
4
20
8
532
55,856
2,340
154
4
20
8
374
75,408
2,745
200
4
20
8
426
114,480
3,888
266
4
20
8
528
Altera 公司 2011 年 11 月                                     Cyclone IV 器件手册,
                                                        卷 1
EP4CE115
EP4CE10
EP4CE15
EP4CE22
EP4CE30
EP4CE40
EP4CE55
EP4CE75
EP4CE6
1–4
第 1 章 :Cyclone
IV FPGA
器件系列概述
器件资源
表 1-2
列出了 Cyclone IV GX 器件资源
表 1-2. Cyclone IV GX 器件系列的资源
EP4CGX110
EP4CGX150
( 注释 1)
( 注释 2)
( 注释 3)
( 注释 3)
( 注释 3)
资源
逻辑单元 (LE)
嵌入式存储器 (Kbit)
嵌入式 18 × 18 乘法器
通用 PLL
多用 PLL
全局时钟½络
高速收发器
( 注释 6)
收发器最大数据速率
(Gbps)
PCIe(PIPE) 硬核 IP 模
用户 I/O 块
最大用户 I/O
( 注释 9)
表 1-2
注释:
14,400
540
0
1
2
21,280
756
40
2
2
29,440
1,080
80
2
2
29,440
1,080
80
4
49,888
2,502
140
4
73,920
4,158
198
4
109,424
5,490
280
4
149,760
6,480
360
4
( 注释 4)
2
( 注释 4)
4
( 注释 4)
4
( 注释 4)
4
( 注释 4)
4
( 注释 5)
20
2
2.5
1
9
( 注释 5)
20
4
2.5
1
9
( 注释 5)
20
4
2.5
1
9
( 注释 5)
30
4
3.125
1
11
( 注释 5)
30
8
3.125
1
11
( 注释 5)
30
8
3.125
1
11
( 注释 5)
30
8
3.125
1
11
( 注释 5)
30
8
3.125
1
11
( 注释 7)
72
( 注释 7)
150
( 注释 7)
150
( 注释 8)
290
( 注释 8)
310
( 注释 8)
310
( 注释 8)
475
( 注释 8)
475
(1) 应用于 F169 和 F324 封装。
(2) 应用于 F484 封装。
(3) 仅有两个多用途 PLL 可应用于 F484 封装。
(4) 其中两个通用 PLL 可以支持收发器时钟。欲了解详细信息,请参阅
Clock Networks and PLLs in Cyclone IV Devices
章节。
(5) ½多用 PLL 未用于同步收发器时,可将它们用于通用时钟。有关详细信息,请参阅
Clock Networks and PLLs in
Cyclone IV Devices
章节。
(6) 如果 PCIe
×1,
您可以将该象限中其它收发器用于相同或者不同的数据速率下的其他协议。
(7) 包括用于 HSSI 参考时钟输入的一个配½ I/O 块和两个专用的时钟输入 I/O 块。
(8) 包括用于 HSSI 参考时钟输入的一个配½ I/O 块和四个专用的时钟输入 I/O 块。
(9) 管脚列表文件中的用户 I/O 管脚包括所有的通用 I/O 管脚、专用时钟管脚以及两用配½管脚。收发器管脚和专用配½
管脚不包括在这一管脚列表中。
Cyclone IV 器件手册,
卷 1
Altera 公司 2011 年 11 月
( 注释 3)
EP4CGX15
EP4CGX22
EP4CGX30
EP4CGX30
EP4CGX50
EP4CGX75
封装矩阵
表 1-3
列出了 Cyclone IV E 器件封装产品。
表 1-3. Cyclone IV E 器件系列的封装产品
( 注释 1)
封装
尺寸 ( 毫米 )
间距 ( 毫米 )
用户 I/O
E144
22 × 22
0.5
LVDS
( 注释 2)
用户 I/O
M164
8 × 8
0.5
LVDS
( 注释 2)
用户 I/O
U256
14 × 14
0.8
LVDS
( 注释 2)
用户 I/O
F256
17 × 17
1.0
LVDS
( 注释 2)
用户 I/O
U484
19 × 19
0.8
LVDS
( 注释 2)
用户 I/O
F484
23 × 23
1.0
LVDS
( 注释 2)
用户 I/O
F780
29 × 29
1.0
LVDS
( 注释 2)
? 1?:Cyclone IV FPGA
器件系列概述
封装矩阵
Altera 公司 2011 年 11 月
Cyclone IV 器件手册,
卷 1 
器件
EP4CE6
EP4CE10
EP4CE15
EP4CE22
EP4CE30
EP4CE40
EP4CE55
EP4CE75
EP4CE115
表 1-3
注释:
91
91
81
79
21
21
18
17
89
21
179
179
165
153
66
66
53
52
179
179
165
153
66
66
53
52
328
324
292
124
132
110
343
328
328
324
292
280
137
124
124
132
110
103
532
532
374
426
528
224
224
160
178
230
(1) E144 封装在底部有一个裸露衬底,这个裸露衬底是接地的,它必须接到 PCB 的地平面上。将该裸露衬底用于电路连接,而不要用于温度处理用途。
(2) 即包括专用 LVDS 对,也包括伪 LVDS 对。有关详细信息,请参阅
I/O Features in Cyclone IV Devices
章节。
1–5
展开预览

文档解析

Cyclone IV FPGA系列是由Altera公司开发的一款低成本、低功耗的FPGA产品,主要面向大规模、成本敏感的应用市场。该系列基于优化的低功耗工艺,提供了Cyclone IV E和Cyclone IV GX两种型号,其中Cyclone IV GX型号特别集成了高速收发器,支持3.125 Gbps的数据速率。Cyclone IV FPGA具有丰富的特性,包括6K至150K的逻辑单元、高达6.3Mb的嵌入式存储器、多达360个18×18乘法器,以及多种协议支持,适用于DSP处理密集型应用和多种通信协议。

Cyclone IV FPGA的I/O特性支持多种单端和差分I/O标准,具备可编程电流强度控制、摆率控制、开漏输出、总线保持功能以及可编程上拉电阻等,以适应不同的设计需求。此外,Cyclone IV GX系列还支持PCI Express (PIPE) Gen 1硬核IP,提供多种通道配置和端口配置选项。

在存储器接口方面,Cyclone IV FPGA支持与多种外部存储器件的连接,包括DDR2 SDRAM、DDR SDRAM和QDR II SRAM等。Altera推荐使用ALTMEMPHY宏功能来构建DDR2或DDR SDRAM外部存储器,以简化设计流程。

配置方面,Cyclone IV FPGA使用SRAM单元存储配置数据,并支持多种配置方案,包括主动串行、主动并行、被动串行、快速被动并行和JTAG等。此外,Cyclone IV FPGA还支持配置数据解压缩功能,以减少配置存储空间和时间。

Altera公司建议设计者在设计前获取最新的设备规格,并在Quartus II软件中进行配置和系统更新,以确保设计满足当前规格要求。Cyclone IV FPGA的高性能和灵活性使其成为多种应用场景的理想选择。

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 红外的取值问题。
    // 解码值在Im[2]中,当IrOK=1时解码有效。/* 51单片机红外遥控解码程序 *///用遥控器对准红外接收头,按下遥控器按键,在数码管前两位上就会显示对应按键的编码#include#define uchar unsigned charsbit dula=P2^6;sbit wela=P2^7;uchar code table[]={0x3f,0x06,0x5b,0x4f,0x66,0x6
  • 驱动VS1003-mp3解码器
    驱动VS1003-mp3解码器
  • PCB设计中包地就好好包,不要这么“抠门”好吗?
    作者:一博科技高速先生自媒体成员 黄刚正所谓包地包得好,阻抗和串扰控制没烦恼,包地包不好,debug时就真的很困扰!下面来大家介绍一个与抠门有关的包地设计误区。关于包地,高速先生之前也写过很多关于它的文章,例如包地的间隔,包地的打孔,包地的参考这些方面的误区。当你们以为包地的问题我们已经讲完的时候,我们又有新的idea了。这次终于和我们的客户debug案例无关了哈,纯粹是高速先生自己测试板研究的东
  • 集成电路代换方法与技巧
    [b]一、直接代换[/b]  直接代换是指用其他[url=http://article.ednchina.com/word/156118.aspx]IC[/url]不经任何改动而直接取代原来的IC,代换后不影响机器的主要性能与指标。  其代换原则是:代换IC的功能、性能指标、[url=http://article.ednchina.com/word/156120.aspx]封装[/url]形式、引
  • 圆点博士微型四轴飞行器...打造低成本手持遥控器,完全开源
    圆点博士微型四轴飞行器...打造低成本手持遥控器...完全开源:为了配合坛友使用手持遥控器飞行要求,本贴开始以完全开源(零保留)的方式打造小四轴手持遥控器:设计方案:1)采用STM32处理器2)采用2个全平面摇杠,一个控制方向,一个控制油门,通过程序修改,可以满足左右手油门需求3)带LCD,方便编程4)保留4个按键5)预留 蓝牙和WIFI模块接口。。。欢迎大家补充。开源内容:1)原理图和元器件列表
  • 最近论坛比较安静,提个SD卡SPI编程的问题
  • 模拟电子电路学习教程
  • 说说未来的wifi6,预测无线连接谁领风骚
  • EDIT显示乱码?
  • CircuitMaker小测

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×