Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
文档内容节选
Verilog HDL 教程 提纲： 第一节 Verilog 简介 第二节 HDL 入门指南 第三节 Verilog 语言要素 第四节 Verilog 中的表达式 第五节 门级电路模型化 第六节 Verilog 编码技术 第七节 设计练习进阶10 个设计例子和分析 第一节 Verilog 简介 Verilog HDL 是一种硬件描述语言，用于从算法级门级到开关级的多种抽象设计层次 的数字系统建模被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统 之间数字系统能够按层次描述，并可在相同描述中显式地进行时序建模 Verilog HDL 语言具有下述描述能力：设计的行为特性设计的数据流特性设计的结 构组成以及包含响应监控和设计验证方面的时延和波形产生机制所有这些都使用同一种建 模语言此外，Verilog HDL 语言提供了编程语言接口，通过该接口可以在模拟验证期间 从设计外部访问设计，包括模拟的具体控制和运行 Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟仿真语 义因此，用这种语言编写的模型能够使用 V......
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论