从算法设计到硬线逻辑的实现
复杂数字逻辑系统的 VerilogHDL 设计技术和方法
夏宇闻
编著
高等教学出版社
2000 年 9 月
II
内容简介
本书从算法和计算的基本概念出发，
讲述把复杂算法逐步分解成简单的操½步骤，
最后由硬
线逻辑电路系统来实现该算法的技术和方法。
这种硬线逻辑电路系统就是广泛应用于各种现
代通讯电子设备与计算机系统中的专用集成电路（ASIC）或 FPGA。本书着重介绍进入九十
年代后才开始在美½等先进的工业½家逐步推广的用硬件描述语言（Verilog HDL） 建模、
仿真和综合的设计方法和技术。本书可½为电子或计算机类大学本科高年极和研究生的教
材，也可供在数字系统设计领域工½的工程师参考或½为自学教材。
内容详介
本书中有关数字逻辑系统的设计方法采用了九十年代初才开始在美½等先进的工业½家逐
步推广的硬件描述语言（Verilog HDL）Top Down 设计方法 。全书共分为十章，第一章为
数字信号处理、计算、程序、算法和硬线逻辑的基本概念，第二章为 Verilog HDL 设计方
法概述，第三章为 Verilog HDL 的基本语法，第四章为不同½象级别的 Verilog HDL 模型，
第五章为基本运算逻辑和它们的 Verilog HDL 模型，第六章为运算和数据流动控制逻辑，第
七章为有限状态机和可综合风格的 Verilog HDL，第八章为可综合的 Verilog HDL 设计实例
（简化的 RISC CPU 设计简介），第九章为虚拟器件和虚拟接口模块。第十章为设计练习进
阶。每章后½附有思考题，可帮助读者加深理解该章讲述的概念和方法。在附½中还有符合
IEEE1364-95 标准的 VerilogHDL 语法的中文译本资料，可供参考。本书面向的对象是大学
电子类和计算机工程类本科高年级学生和研究生，
以及在专用数字电路与系统设计领域工½
的工程师们。阅读本书所需的基础知识是数字电路基础、C 语言编程基础知识和最基本的信
号处理知识。讲述的重点是数字电路与系统的 Verilog HDL 建模基本方法，其中包括用于仿
真 的 和 用 于 综 合 的 模 块 建 模 。 掌 握 了 这 种 基 本 方 法 后 ， 就 可 以 设 计 极 其 复 杂的硬线
(hard-wired)数字逻辑电路与系统，如实时数字信号处理(DSP)电路系统。书中各章中½有
大量的例题，
可以帮助读者理解书中的基本概念并掌握从简单到非常复杂的各种风格模块的
设计技术。因为本书的内容是独立于开发环境的，所以本书中并不介绍具½工具的½用，只
介绍有关 Verilog HDL 建模、仿真和综合以及 TOP-DOWN 等现代设计思想、技术、方法和要
点。
本书的目的是用最少的经费½快培养和造就一批掌握这种九十年代设计思想和方法的跨
世纪人才。
这些人才的涌现无疑会迅速地缩小我½与美½等技术先进½家在复杂数字系统设
计领域的差距。
III
½者前言
数字信号处理(DSP)系统的研究人员一直在努力寻找各种优化的算法来解决相关的信号
处理问题。½他们产生了比较理想的算法思路后，就在计算机上用 C 或其他语言，通过编写
并运行程序来验证该算法，并不断修改程序以期完善，然后与别的算法½性½比较。在现代
通信和计算机系统中对于 DSP 算法评价最重要的指标是看它½否满足工程上的需要。
而许多
工程上的需要½有实时响应的要求，也就是需要数字信号处理(DSP)系统在限定的时间内，
如在几个毫秒甚至于几个微秒内，对所输入的大量数据完成相½复杂的运算，并输出结果。
这时如果我们仅仅½用通用的微处理器，
即½是专用于信号处理的微处理器，
也往往无法满
足实时响应的要求。
我们不得不设计专用的高速硬线逻辑来完成这样的运算。
设计这样的有
苛刻实时要求的复杂的高速硬线运算逻辑是一件很有挑战性的工½，
即½有了½的算法而没
有½的设计工具和方法也很难完成。
近三十年来，
我½在复杂数字电路设计技术领域与½外的差距越来越大。
½为一名在大
学讲授专用数字电路与系统设计课程的老师深深感到自己身上责任的重大。
我个人觉得我½
在这一技术领域的½后与大学的课程设½和教学条件有关。
因为我们没有及时把½外最先进
的设计技术介绍给同学们，也没有给他们创造实践的机会。
1995 年我受学校和系领导的委托， 筹建世行贷款的电路设计自动化(EDA)实验室。 通
过几年的摸索、实践，我们掌握了利用 Verilog HDL 设计复杂数字电路的仿真和综合技术。
在此基础上我们为航天部等有关单½设计了十三万门左右卫星信道加密用复杂数字电路，
提
供给他们经前后仿真验证的 Verilog HDL 源代码，得到很高的评价。在其后的几年中又为该
单½设计了十万门左右卫星下行信道 RS(255,223)编码/解码电路和三万门左右卫星上行信
道 BCH(64,56) 编码/解码电路，这几个项目已先后通过有关单½的验收。我们也为我们自
己的科研项目，小波(Wavelet)图象压缩，成功地设计了小波卷积器和改进的零修剪树算法
(即 SPIHT 算法)的硬线逻辑的 Verilog HDL 模型，不½成功地进行了仿真和综合，而且制成
的可重配½硬线逻辑（采用 ALTERA FLEX10K 系列 CPLD /10 /30 /50 各一片）的 PCI 线路
板，
½完成约 2000 条 C 语句的程序才½完成的图象压缩/解压缩算法。
运算结果与½件完成
的完全一致，而且速度比用 PII-333MHZ CPU 的 PC 机更快，而 PCI 线路板上基本时钟仅为
8.33MHZ。可见这种新的设计方法的½力。
本书是在 1998 年由北航出版社出版的教材基础上补充而成的。
由于教学、
科研和实验
室的各项工½很忙，
我只½利用零碎时间，
一点一点地把积累的教学经验和新收集到的材料
补充输入到计算机中的原教材中并逐步加以整理。
到现在又两年又过去了，
新版书总算有了
一个初步的样子。
我把书名改为
“从算法设计到硬线逻辑的实现-
复杂数字电路与系统的 Verilog
HDL 设计技术”
，这是因为本书是围绕着算法的实现来介绍 Verilog HDL 设计方法的。因为我
们½用 Verilog HDL 设计复杂数字逻辑电路总共也只有五年的时间，水平并不高，书中谬误
之处在所难免，敬请读者及时把意见反馈给我。我之所以匆匆把这本书改版推出，是想把我
们在采用 Verilog HDL 设计方法上新积累的一些经验与读者分享，把原教材中一些不足的地
方½一些补充和修改。在大学生和研究生中加快 Verilog HDL 设计技术的推广，½快培养一
批掌握先进设计技术的跨世纪的人才。期望本书½在这一过程中起到抛砖引玉的½用。
回想起来，
这本书实质上是我们实验室全½老师和同学们的劳动成果，
其中在 EDA 实验
室工½过的历届研究生和本科生：张琰、山岗、王静璇、田玉文、冯文楠、杨柳、龚剑、傅
红军、
王书龙和胡英等½帮我做了许多工½，
如部分素材的翻译、
整理、
½入和一些 Verilog
HDL 模块的设计和验证。而我做的工½只是收集了全书的素材、翻译和理解素材中一些较难
的概念并结合教学经验把它们编写成通顺的段½，以及全书文稿最后的组织、整理和补充，
½其达到½够出版的标准。
实验室的董金明和杨惠军老师也给了我许多帮助和鼓励。
特别是
董金明老师一直以他自己努力工½的实际行动给我以最有力的鼓励和鞭策，½我不½懈怠。
在本书出版之际，我衷心地感谢在编写本书过程中所有给过我帮助和鼓励的老师和同学们。
IV
编者
2000
年
8
月
30
日
于北京航空航天大学逸夫科学馆 EDA 实验室
V
目½
第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念
引言
1．1 数字信号处理
1． 2 计算（Computing）
1．3 算法和数据结构
1．4 编程语言和程序
1．5 系统结构和硬线逻辑
1．6 设计方法学
1．7 专用硬线逻辑与微处理器的比较
1．8 C 语言与硬件描述语言在算法运算电路设计的关系和½用
思考题
第二章 Verilog HDL 设计方法概述
引言
2.1.硬件描述语言 HDL
2.2.Verilog HDL 的历史
2.2.1.什么是 Verilog HDL
2.2.2.Verilog HDL 的产生及发展
2.3.Verilog HDL 和 VHDL 的比较
2.4.Verilog HDL 目前的应用情况和适用的设计
2.5.采用 Verilog HDL 设计复杂数字电路的优点
2.5.1 传统设计方法
2.5.2.Verilog HDL 设计法与传统的电路原理图输入法的比较
2.5.3.Verilog HDL 的标准化
2.5.4.½核、固核和硬核的概念以及它们的重用
2.6.Verilog HDL 的设计流程简介
2.6.1.Top-Down 设计的基本概念
2.6.2.层次管理的基本概念
2.6.3.具½模块的设计编译和仿真的过程
2.6.4.对应具½工艺器件的优化、映象、和布局布线
2.7.小结
2.8.思考题
第三章 Verilog HDL 的基本语法
引言
3.1.简单的 Verilog HDL 模块
3.1.1.简单的 Verilog HDL 程序介绍
3.1.2.模块的结构
3.1.3.模块的端口定义
3.1.4.模块内容
3.2.数据类型及其常量、变量
3.2.1.常量
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论