高速数字PCB互连设计信号完整性研究

标签：高速数字PCB 互连设计信号完整性研究

随着时钟频率、总线带宽和速度的增长，互连系统对整个系统的影响越来越大，在

某些场合更已成为决定系统性能最主要的因素。而其在未来，这种趋势将更加明显，在

某种程度上，互连系统设计将主导系统的电气设计。系统时钟频率的不断提高，使得互

连系统的时序预算呈指数下降，目前时序预算已经降至lJps量级，所以一旦互连系统出现

错误，将会影响整个系统的时序，造成系统数据传输错误。

展开预览

猜您喜欢

上传者

TI 文字链专区

举报人：
被举报人：	anvy178
举报的资源分：	1
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：