9903B-01P

推荐内容

开源项目推荐 更多

• icebreaker++-ram： icebreaker FPGA 板，升级了 ECP5（+额外 RAM）
• TWR-SB0410-36EVB: 塔式系统电路板 - SB0410，四通道阀门/泵控制器SoC
• RDA5820
• AND8159/D，使用压扩器NE570/SA571进行自动电平控制的应用电路
• LR8N3GP003 高输入电压、可调 3 端线性稳压器的典型应用
• IRAUDAMP21，使用 IR4321 的两通道 90W（2 欧姆）半桥 D 类音频功率放大器
• JN516X-EK001，评估套件简化了运行 ZigBee、JenNet-IP 或 IEEE 802.15.4 网络堆栈的系统的开发
• 3W, 一个 LED 手电筒通用 LED 驱动器
• 使用 NKK Switches 的 74HC164 的参考设计
• stc89c52_minisystem

热门活动

用户搜过

• Saleae Logic16下载
• lwip协议栈下载
• wn322g+win10驱动
• 精通正则表达式　doc
• 三菱plc指令手册下载
• acqua操作手册
• HDMI 2.1协议下载
• FPGA入门到精通pdf 下载
• PLC输出AB项脉冲
• OTN设备 维护

随便看看

• 【CN0083】利用AD5754R DAC提供软件可配置的电压输出
  电路功能与优势本电路采用四通道、16位、串行输入、单极性/双极性电压输出DAC AD5754R，可提供单极性和双极性数模转换。该16位DAC所需的外部器件只有电源引脚和基准输入上的去耦电容，从而可以节省成本和电路板空间。本电路非常适合闭环伺服控制应用。
• 求助，关于set_generated_clock
  顶层时钟是clk_26M，顶层下一个clkgen的模块，产生clk的六分频时钟clk_div6给顶层下其他模块使用，综合时需要对clk_div6设generated clock。在综合脚本中我是这样加的set_generated_clock -name ideal_clk -from clk_26M -divide_by 6 U_clkgen/clk_div但报错说generated clock不
• 求ic卡上位机
  有没有朋友有ic卡上位机，跪求:congratulate:
• iar仿真时无法运行
  单片机插在底座上时（底座连其他电路）会出现Sat Aug 12, 2017 20:49:00: Could not determine device state不插在底座时，以前可以运行的中断程序无法中断了
• 求大佬指点一下！
  这个可调箝位器的不合理之处，怎么修正才好，非常感谢！
• 有没有接触过额定频率为166HZ的么？
• 软硬件完全参与的第一个项目获得成功，送分
• 热敏电阻的物理特性及其表示
• 简谈电容使用的误区
• 组合放大电路

热门下载

• Highly linear CMOS RF MMIC amp
• DSP/BIOS多任务环境下的实时数据采集与处理
• ARM嵌入式系统基础教程 复习题 第2版 周立功
• PIC12F629单片机内部比较器的使用
• CAN protocol implementation program
• Design of Low-Voltage Low-Power CMOS Delta-Sigma AD Converters
• 聚合物电容器在DC/DC转换器中的应用
• STC51单片机必备软件使用
• 手机ESD的危害和控制
• 智能电度表的研制

热门文章

• STM32入门学习之SysTick系统定时器（STM32F030F4P6基于CooCox IDE）
• 电动汽车电池技术为可持续发展的未来注入动力
• 基于51单片机的SD卡读卡器MMC存储器
• 大族激光：预计2021年净利润超19.5亿元，同比增超99%
• 自动量程万用表的实现原理_自动量程万用表的优缺点
• Inova为新款APIX3® SerDes提供DisplayPort™视频接口和HDC2.3加密
• 频谱分析仪如何测量信号失真？