热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

EDA原理及VHDL实现(何宾教授)

  • 1星
  • 2014-03-05
  • 22.38MB
  • 需要1积分
  • 13次下载
标签: EDA原理及VHDL实现

EDA原理及VHDL实现

何宾教授

EDA原理及VHDL实现

  第1章  数字系统EDA设计概论   第2章  可编程逻辑器件设计方法   第3章  VHDL语言基础   第4章  数字逻辑单元设计   第5章  数字系统高级设计技术(*)   第6章  基于HDL设计输入   第7章  基于原理图设计输入   第8章  设计综合和行为仿真   第9章  设计实现和时序仿真   第10章  设计下载和调试   第11章  数字时钟设计及实现(*)   第12章  通用异步接收发送器设计及实现(*)   第13章  数字电压表设计及实现(*)   第14章  软核处理器PicoBlaze原理及应用(*)   注:带*的内容可根据课时的安排选讲

展开预览

猜您喜欢

推荐帖子 最新更新时间:2024-11-13 08:45

新手必看,关于ARM的22个常用概念!
1.ARM中一些常见英文缩写解释 MSB:最高有效位; LSB:最低有效位; AHB:先进的高性能总线; VPB:连接片内外设功能的VLSI外设总线; EMC:外部存储器控制器; MAM:存储器加速模块; VIC:向量中断控制器; SPI:全双工串行接口; CAN:控制器局域网,一种串行通讯协议; PWM:脉宽调制器; ETM:嵌入式跟踪宏; CPSR:当前程序状态寄存器;
jingcheng Linux与安卓
【国民技术M4内核热销款N32G45XVL评估】第二篇 IO口复用配置及IO输出频率评估
一、IO口复用配置 打开例程LedBlink。   N32G45XVL-STB板上D1/D2/D3三颗LED分别由PA8/PB4/PB5控制。   在main.h中,按照上面电路修改IO端口分配: #define PORT_GROUP1 GPIOA #define PORT_GROUP2 GPIOB #define LED1_PORT PORT_
oxygen_sh 国产芯片交流
【国产FPGA高云GW1N-4系列开发板测评】静态数码管显示
一、目标 进行数码管显示0-9 十个数字,并且每秒切换一次 二、原理 数码管按段数可分为七段数码管和八段数码管;按发光二极管单元连接方式可分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管,共阳数码管在应用时应将公共极COM接到VCC,当某一字段发光二极管的阴极为低电平时,对应字段就点亮,当某一字段的阴极为高电平时
怀揣少年梦 国产芯片交流
DSP的GPIO介绍
TI文档: TSM320X2833X System control and interrupt regerence guide ----- SPRUFBO 0~87 共88个I/O端口,其中GPIO0~GPIO31可以配置成8个核心中断。 28335的GPIO口可以分为三组,分别为A口(GPIO0~GPIO31),B口(GPIO32~GPIO63)和C口(GPIO64~GPIO87)。
灞波儿奔 DSP 与 ARM 处理器
TI DSP内部结构的比较
1 TMSC2000系列       C2000系列DSP是TI公司TMS320 DSP的3大系列之一。其包括16位C24xx和32位C28xx定点DSP。是基于320C2XLP核,4级流水线结构,采用改进的哈佛结构,工作在40MHz,具有JTAG仿真模块。C2XLP有一个中心的算术逻辑单元(CALU)及 32位的累加器(ACC)。ACC也是CALU的一个输入。ACC的其他输入包括16316
fish001 微控制器 MCU
关于DM64X 中断响应延时问题
问题描述:   系统硬件中断经常得不到及时响应,根据现象推断中断会被延迟达150us以上。 分析过程:   开始以为是有其他中断打断或占用CPU。但经过实验验证发现这种延迟并非受中断影响,而是和任务有关。 最终确认这种延时和某个任务中的memset调用有关。将这个函数注释掉就可以明显减小中断延迟发生的频率。 memset(buffer,0,lenth);   由于片内空间不足,buff
fish001 DSP 与 ARM 处理器
等待子进程终止
可以通过信号通知父进程,但是很多父进程想知道关于子进程终止的更多信息-------- 比如子进程的返回值。 如果终止时,子进程完全消失了,父进程就无法获取关于子进程的任何信息。所以, UNIX的最初设计者们做了这样的决定:如果子进程在父进程之前结束,内核应该把该 子进程设置成特殊的进程状态。处于这种状态的进程称为僵尸进程。僵尸进程只保留 最小的概要信息-------一些基本的内核数据结构
chenbingjy Linux与安卓
射频基础之共轭匹配
基本概念 信号传输过程中负载阻抗和信源内阻抗之间的特定配合关系。一件器材的输出阻抗和所连接的负载阻抗之间所应满足的某种关系,以免接上负载后对器材本身的工作状态产生明显的影响。对电子设备互连来说,例如信号源连放大器,前级连后级,只要后一级的输入阻抗大于前一级的输出阻抗5-10倍以上,就可认为阻抗匹配良好;对于放大器连接音箱来说,电子管机应选用与其输出端标称阻抗相等或接近的音箱,而晶体管放大器则无此
Jacktang RF/无线

评论

碎碎思
很棒的资料
2019-11-20 22:21:55
zhang_m_d
很棒的资料
2019-09-24 20:46:59
登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×