让你更加游刃有余的参加飞思卡尔比赛，在比赛中学习快乐。
文档内容节选
端口 A，B和K为通用IO接口 端口 E 整合了IRQ，XIRQ中断输入 端口 T 整合了1个定时模块 端口 S 整合了2个SCI模块和1个SPI模块 端口 M 整合了1个MSCAN 端口 P 整合了 PWM 模块，同时可用作外部中断源输入 端口 H 和 J 为通用IO接口，同时可用作外部中断源输入 端口 AD 整合了1个16位通道ATD模块 大部分IO引脚可由相应的寄存器位来配置选择数据方向驱动能力，使能 上拉或下拉式装置 当用作通用 IO 口时，所有的端口都有数据寄存器和数据方向寄存器 对于端口T S M P H 和 J 有基于每个针脚的上拉和下拉控制寄存器 对于端口 AD 有基于每个针脚的上拉寄存器 对于端口ABE 和 K，有一个基于端口的上拉控制寄存器 对于端口T S M P H J 和 AD，有基于每个针脚的降额输出驱动控制寄 存器 对于端口A B E 和 K， 有一个基于端口的降额输出驱动控制寄存器 对于端口SM，有漏极开路线或控制寄存器 对于端口PH 和 J， 有基于每个针脚的中......
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论