如果做了所有尝试½失败，
请阅读本文
+V
S
C1
V
IN
R1
0.1 F
避免放大器电路设计中的常
见问题
By Charles Kitchin [charles.kitchin@analog.com]
引言
与分立器件相比，
现代集成运算放大器
（op
amp）
和仪表放大器
（
in-amp）
为设计工程师带来了许多½处。
½然提供了许多巧妙、
有用
并且吸引人的电路。
往往½是这样，
由于仓促地组装电路而会½视
了一些非常基本的问题，
从而导致电路不½实现预期功½——或者
可½根本不工½。
本文将讨论一些最常见的应用问题，
并给出实用的解决方案。
OP AMP
0.1 F
R3 –V
S
V
OUT
R2
计算公式
–3dB输入带½= 1/(2 R1 C1)
R1一般等于R2和R3的并联值
图2. 正确的双电源供电运算放大器AC耦合输入方法
图2示出了对这常见问题的一种简单的解决方案。
这里，
在运算放大
器输入端和地之间接一只电阻器，
为输入偏½电流提供一个对地回
路。
为了½输入偏½电流造成的失调电压最小，
½½用双极性运算放
大器时，
应该½其两个输入端的偏½电流相等，
所以通常应将R1的电
阻值设½成等于R2和R3的并联阻值。
然而，
应该注意的是，
该电阻器R1总会在电路中引入一些噪声，
因此要在电路输入阻抗、
输入耦合电容器的尺寸和电阻器引起的
Johnson噪声之间进行折衷。
典型的电阻器阻值一般在100,000Ω
~
1 MΩ之间。
类似的问题也会出现在仪表放大器电路中。
图3示出了½用两只电容
器进行AC耦合的仪表放大器电路，
没有提供输入偏½电流的返回
路径。
这个问题在½用双电源
（图3a）
和单电源(图3b)供电的仪表放
大器电路中很常见。
+V
S
0.1 F
V
IN
+V
S
0.1 F
V
OUT
V
REF
V
IN
AC耦合时缺少DC偏½电流回路
最常遇到的一个应用问题是在交流
（AC）
耦合运算放大器或仪表放
大器电路中没有提供偏½电流的直流
（DC）
回路。
在图1中，
一只电
容器与运算放大器的同相输入端串联以实现AC耦合，
这是一种隔
离输入电压
IN
）
（V 的DC分量的简单方法。
这在高增益应用中尤其有
用，
在那些应用中哪怕运算放大器输入端很小的直流电压½会限制动
态范围，
甚至导致输出饱和。
然而，
在高阻抗输入端加电容耦合，
而不
为同相输入端的电流提供DC通路，
会出现问题。
+V
S
0.1 F
V
IN
OP AMP
0.1 F
R3 –V
S
R2
V
OUT
IN-AMP
0.1 F
IN-AMP
V
OUT
V
REF
V
S
/2
图1. 错误的运算放大器AC耦合输入
实际上，
输入偏½电流会流入耦合的电容器，
并为它充电，
直到超过
放大器输入电路的共模电压的额定值或½输出达到极限。
根据输入
偏½电流的极性，
电容器会充电到电源的正电压或负电压。
放大器的
闭环DC增益放大偏½电压。
这个过程可½会需要很长时间。
例如，
一只场效应管
（FET）
输入放大
器，
pA的偏½电流与一个0.1
μF电容器耦合时，
½1
其充电速率I/C为
10
–12
/10
–7
=10
μV/s，
或每分钟600
μV。
如果增益为100，
那么输出漂移
为每分钟0.06
V。
因此，
一般实验室测试
（½用AC耦合示波器）
无法
检测到这个问题，
而电路在数小时之后才会出现问题。
显然，
完全避
免这个问题非常重要。
–V
S
a).
双电源
b).
单电源
图3. 不工½的AC耦合仪表放大器实例
这类问题也会出现在变压器耦合放大器电路中，
如图4所示，
如果变
压器次级电路中没有提供DC对地回路，
该问题就会出现。
+V
S
0.1 F
IN-AMP
0.1 F
–V
S
V
OUT
V
REF
图4. 不工½的变压器耦合仪表放大器电路
Analog Dialogue第1卷第3期
3
+V
S
0.1 F
V
IN
R
A
R
B
+V
S
0.1 F
V
OUT
V
REF
V
IN
R
A
R
B
V
CM
IN-AMP
0.1 F
–V
S
IN-AMP
V
OUT
V
REF
通常为
V
S
/2
V
CM
可以接地，或设为最大输入范围的一半
以获得最大输入动态范围。
a).
双电源
b).
单电源
图5. 每个输入端与地之间½接一个高阻值的电阻器以提供必需的偏½电流回路。
a.
双电源，
b.
单电源
图5和图6示出了这些电路的简单解决方案。
这里，
在每一个输入端和
地之间½接一个高阻值的电阻器
A
，
B
） 这是一种适合双电源仪
（R
R
。
表放大器电路的简单而实用的解决方案。
这两只电阻器为输入偏½电流提供了一个放电回路。
在图5所示的双
电源例子中，
两个输入端的参考端½接地。
在图5b所示的单电源例
子中，
两个输入端的参考端或者接地
CM
接地）
（V
或者接一个偏½
电压，
通常为最大输入电压的一半。
同样的原则也可以应用到变压器耦合输入电路
（见图6） 除非变压
，
器的次级有中间½头，
它可以接地或接V
CM
。
在该电路中，
由于两只输入电阻器之间的失配和
（或）
两端输入偏½
电流的失配会产生一个小的失调电压误差。
为了½失调误差最小，
在仪表放大器的两个输入端之间可以再接一只电阻器
（即桥接在两
只电阻器之间） 其阻值大约为前两只电阻器的1/10
，
（½与差分源阻
抗相比仍然很大）
。
+V
S
0.1 F
R
A
R
B
差分输入
5V
0.1 F
5V
0.1 F
输出
R
C
参考电压
通常为2.5
V
ADC
IN-AMP
AD7685
参考电压
通常为2.5
V~5 V
RC½通滤波器典型值
R = 50 ~ 200
½用C
= 1/(2 R F)公式为-3 dB带½电路
设½C的取值
图7. 仪表放大器驱动ADC的典型单电源电路
正确地提供仪表放大器的参考电压
一般假设仪表放大器的参考输入端为高阻抗，
因为它是一个输入端。
所以½设计工程师一般总想在仪表放大器的参考端引脚接入一个高
阻抗源，
例如一只电阻分压器。
这在某些类型仪表放大器的½用中
会产生严重误差
（见图8）
。
反相输入端
3
IN-AMP
0.1 F
–V
S
V
OUT
V
REF
A1
2
1
R1
R5
2
R2
图6. 正确的仪表放大器变压器输入耦合方法
R
G
A3
3
6
V
OUT
为仪表放大器、运算放大器和ADC提供参考电压
图7示出一个仪表放大器驱动一个单端输入的模数½换器
（ADC）
的单电源电路。
该放大器的参考电压提供一个对应零差分输入时的
偏½电压，
而ADC的参考电压则提供比例因子。
在仪表放大器的输
出端和ADC的输入端之间通常接一个简单的RC½通抗混叠滤波器
以减少带外噪声。
设计工程师通常总想采用简单的方法，
例如电阻分
压器，
为仪表放大器和ADC提供参考电压。
因此在½用某些仪表放
大器时，
会产生误差。
6
+V
S
R4
参考输入
100k
电阻分压器
100k
R6
A2
5
7
R3
输出部分
同相输入端
输入部分
图8. 错误地½用一个简单的电阻分压器直接驱动3运放
仪表放大器的参考电压引脚
Analog Dialogue第1卷第3期
例如，
流行的仪表放大器设计配½½用上图所示的三运放结构。
其
信号总增益为
下会引起寄生振荡。
现代的运算放大器和仪表放大器½提供频率相½½的电源电压抑制
（PSR）
½力½为其设计的一部分。
这在大多数工程师看来是理所
½然的。
许多现代的运算放大器和仪表放大器的PSR指标在80½100
dB以上，
可以将电源电压的变化½响衰减到1/10,000~1/100,000。
甚至最适度的40
dB PSR的放大器隔离对电源也可以起到1/100的
抑制½用。
不过，
总是需要高频旁路电容
（正如图1~7所示）
并且经
常起到重要½用。
此外，
½设计工程师采用简单的电源电压电阻分压器并且用一只运算
放大器缓冲器为仪表放大器提供参考电压时，
电源电压中的任½变化
½会通过该电路不经衰减直接进入仪表放大器的输出级。
因此，
除非
提供½通滤波器，
否则IC通常优良的PSR性½会丢失。
在图10中，
在分压器的输出端增加一个大电容器以滤除电源电压的变
化并且保证PSR性½。
滤波器的－3
dB极点由电阻器 R1/R2并联和电
容器C1决定。
dB极点应½设½在最½有用频率的1/10处。
-3
+V
S
电桥传感器
0.1 F
IN-AMP
输出
参考输入
+V
S
0.1 F
+V
S
参考电压输入端的增益为1
（如果从½阻抗电压源输入） ½是，
。
在上
图所示的电路中，
仪表放大器的参考输入端引脚直接与一个简单的分
压器相连。
这会改变减法器电路的对称性和分压器的分压比。
这还会
降½仪表放大器的共模抑制比及其增益精度。
然而，
如果接入R4, 那
么该电阻的等效电阻会变小，
减小的电阻值等于从分压器的两个并联
支路看过去的阻值
（50
kΩ）
该电路表现为一个大小为电源电压一半
，
的½阻抗电压源被加在原值R4上，
减法器电路的精度保持不变。
如果仪表放大器采用封闭的单封装½式
（一个IC） 则不½½用这
，
种方法。
此外，
还要考虑分压电阻器的温度系数应该与R4和减法器
中的电阻器保持一致。
最终，
参考电压将不可调。
另一方面，
如果尝
试减小分压电阻器的阻值½增加的电阻大小可½略，
这样会增大电
源电流的消耗和电路的功耗。
在任½情况下，
这种笨拙的方法½不
是½的设计方案。
图9示出了一个更½的解决方案，
在分压器和仪表放大器参考电压输
入端之间加一个½功耗运算放大器缓冲器。
这会消除阻抗匹配和温
度系数匹配的问题，
而且很容易对参考电压进行调节。
反相输入
AD8221
+V
S
R1
100k
C
F
100 F
A1
R5
R
G
R6
R1
R2
V
S
/2
OP1177
R3
50k
+V
S
OP AMP
R2
100k
A3
V
OUT
0.01 F
设计公式
C
F
= 1/((2 ) 50(k
频率
(Hz))
试用值:
10 F (0.3Hz) ~ 100 F (0.03Hz)
R3 =
R1和R2的并联电阻值
C
F
= 1/(2 R3f), R3 = 50k , f = –30dB
频率
(Hz)
A2
输入部分
R3
R4
参考输入
100k
电阻分压器
输出部分
运算放大器缓冲器
100k
同相输入
图10. 保证PSR性½的参考端退耦电路
图9. 利用½输出阻抗运算放大器驱动仪表放大器的参考电压
输入端
上面示出的CF试用值½够提供大约0.03
Hz的－3 dB极点频率。
接
在R3两端的小电容器
（0.01
μF）
可½电阻器噪声最小。
该滤波器充电需要时间。
按照试用值，
参考输入的上升时间应是时间
常数的几倍
(这里T=R
3
C
f
=5 s)，
或10~15s。
½从电源电压利用分压器为放大器提供参考电压时应保证
PSR性½
一个经常½视的问题是电源电压V
S
的任½噪声、
瞬变或漂移½会通
过参考输入按照分压比经过衰减后直接加在输出端。
实际的解决方
案包括旁路滤波以及甚至½用精密参考电压IC产生的参考电压，
例
如ADR121，
代替Vs分压。
½设计带有仪表放大器和运算放大器的电路时，
这方面的考虑很重
要。
电源电压抑制技术用来隔离放大器免受其电源电压中的交流声、
噪声和任½瞬态电压变化的½响。
这是非常重要的，
因为许多实际电
路½包含、
连接着或存在于只½提供非理想的电源电压的环境之中。
另外电力线中的交流信号会反馈到电路中被放大，
而且在适½的条件
Analog Dialogue第1卷第3期
5
图11中的电路做了进一步改进。
这里，
运算放大器缓冲器起到一个有
它允许½用电容值小很多的电容器对同样大的电源
源滤波器的½用，
退耦。
此外，
有源滤波器可以用来提高Q值从而加快导通时间。
+V
S
电桥传感器
+V
S
0.1 F
IN-AMP
输出
参考输入
+V
S
0.1 F
V
S
/2
C1
2 F
R3
100k
C2
1 F
向输入端以保证相同的偏½电压，
并且单½DC增益也要偏½相同的
输出电压。
耦合电容器C1½½频增益从BW3降到单½增益。
+V
S
BW1 =
BW2 =
BW3 =
1
2 (1/2R
A
) C2
1
2 R
IN
C
IN
1
2 R1 C1
1
2 R
LOAD
C
OUT
V
IN
C
IN
R
A
100k
R
B
100k
R
IN
100k
0.1 F
*
V
S
/2
+V
S
1 F
*
V
OUT
C
OUT
R
LOAD
C2
OP1177
AD8221
+V
S
R1
200k
BW4 =
V
S
/2
R1
C1
R2
150k
设计公式
Q = C1/4C2
2 f = 1/
(
R C1C2
)
其中
R = R3
R1
和
R2 = 2R3
½
C1 = C2 Q = 0.5
½
C1 = 2C2 Q = 0.707
½
R
A
= R
B
且
BW1 = 1/10
TH
BW2, BW3,
和
BW4
为½输入偏½电流误差最小,
R2 = R
IN
+ (1/2 R
A
)
V
OUT
= (V
S
/2) + V
IN
(1 + (R2/R1))
其中
X
C
1 << R1
OP1177
R4
200k
0.01 F
OP AMP
R2
200k
*表示接地
利用内½运算放大
器构成的有源滤波
器驱动仪表放大器
的参考输入引脚
图12. 单电源同相输入放大器电路正确的电源退耦方案。
中
频增益=1+R2/R1
如上图所示，
½采用100
kΩ/100 kΩ电阻分压器时一个½的经验是，
为获得0.3
Hz的－3 dB截止频率，
应½选用的C2最小为10
μF，
而
。
100
μF
（0.03
Hz）
实际上对所有电路½足够了。
+V
S
BW1 =
BW2 =
BW3 =
1
2 (1/2R
A
) C2
1
2 R1 C1
1
2 R
LOAD
C
OUT
C1
R1
C2
R
A
100k
R
B
100k
0.1 F
*
V
S
/2
+V
S
1 F
*
V
OUT
C
OUT
R
LOAD
图11. 将运算放大器缓冲器接成有源滤波器驱动仪表放大器的
参考输入引脚
测试结果：
利用上图所示的元件值，
½加12
V电源电压，
对仪表放大
器的6
V参考电压提供滤波。
将仪表放大器的增益设½为1，
采用频
率变化的1
VP-P正弦信号调制12 V电源。
在这样的条件下，
随着频
率的减小，
一直减到大约8
Hz时，
我们在示波器上看不到AC信号。
½对仪表放大器½加½幅度输入信号时，
该电路的测试电源电压范
围是4
V到25 V以上。
电路的导通时间大约为2
s。
OP1177
V
S
/2
R2
50k
单电源运算放大器电路的退耦
最后，
单电源运算放大器电路需要偏½共模输入电压幅度以控制
AC信号的正向摆幅和负向摆幅。
½从电源电压利用分压器提供偏
½电压时，
为了保证PSR的性½就需要合适的退耦。
一种常用½不正确的方法是利用100
kΩ/100 kΩ电阻分压器
（加0.1
μF旁路电容）
提供V
S
/2给运算放大器的同相输入端。
½用这样小的
电容值对电源退耦通常是不够的，
因为极点仅为32
Hz。
电路出现
不稳定 “½频振荡” ，
（
） 特别是在驱动感性负½½时。
图12
（反相输入）
和图13
（同相输入）
示出了达到最½退耦结果的
V
S
/2偏½电路。
在两种情况中，
偏½电压加在同相输入端，
反馈到反
½
R
A
= R
B
且
X
C
2 << X
C
1时
V
OUT
= (V
S
/2) + V
IN
(R2/R1)
其中
X
C
1 << R1
为½输入偏½电流误差最小,
R2 = 1/2 R
A
*表示接地
图13. 单电源反相输入放大器正确的退耦电路，中
频增益=
- R2/R1
欲获得本文
HTML
和
PDF
格式文件，
请访问
http://www.analog.com/analogdialogue。
请先点击
“archives” 然后选择卷号、
，
期号和题目。
AD8221精密仪表放大器
I
V
B
I
I
B
补偿
A1
C1
A2
C2
I
B
补偿
10k
+V
S
10k
10k
+V
S
–IN
400
Q1
R1
24.7k
+V
S
R
G
+V
S
R2
24.7k
Q2
400
+V
S
+IN
A3
+V
S
10k
–V
S
输出
REF
–V
S
–V
S
–V
S
–V
S
–V
S
6
Analog Dialogue第1卷第3期
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论