FPGA/CPLD
开发套件实验教程
—— PERI4-
DM
9000
A
篇
FPGA/CPLD 开发套件实验教程
—— PERI4-DM9000A 篇
实验一、百兆½络芯片 DM9000A 简介
实验目的：
欢迎您来到我们
ZRtech
的第四块外设板-百兆½络外设板。在这个½络无处丌在的社会里，大家是丌是径期徃½够掌握
一些基本的½络知识，实现一些½络开发呢。这款外设板绝对½够满足您的要求啦，我们这款外设板的主角是
DM9000A，别
看她个子小，½是却五脏俱全，½功耗和高速率是她的两大优势，她可以真正实现并向
100M
的½络传输哦，这可是那些
SPI
协议的串行½速½络设备（如
ENC28J60）丌可比拟的呢。然而，½然 DM9000A
功½十分强大，想要把她驯服的服服帖帖可
丌是件容易的事情。它的控制时序是比较复杂的，还有大量寄存器需要配½。所以在这节课里，我们就把她½一个大解剖，
让大家真正了解
DM9000A
的工½原理不驱动方法。为后面的½络协议实验打下基础。
实验原理：
（1）
DM9000A
简介
DM9000A
是中½台湾
DAVICOM
公司推出的一款高速以太½接口芯片。其基本特征是：集成
10/100M
物理层接口；
内部带有
16K
字节
SRAM
用½接收发送的
FIFO
缓存；
支持
8/16bit
两种主机工½模式；
通过
HP
认证的
AUTO-Mdix
支
（
持直接互连自动翻½）功½；支持
TCP/IP
加速（IPV4
check sum offload）减½ CPU
负担，提高整机效½；10ns
I/O
读写时
间。DM9000A 以太½控制器遵循
IEEE
颁布的
802.3
以太½传输协议。她可以实现以太½媒½介质访问层(MAC)和物理层
(PHY)的功½，包括 MAC
数据帧的组装／拆分不收发、地址识别、CRC 编码／校验、MLT-3 编码器、接收噪声抑制、输出
脉冲成½、超时重传、链路完整性测试、信号极性检测不纠正等。
在具½往下介绍之前，我们丌得丌提两½技术文档，可以从下面½站中下½½。我们下面的介绍½½够在这两½文档中找
到对应的部分。如果您只需要快速入门，可以仅仅查看我们的教程即可。如果以后需要迚行深入研究的话，精读这两½文档
是必须的哦：
这两½文档是：DM9000A
Datasheet（芯片数据资料）和 DM9000 Application Notes
（应用手册）
大家可以去Davicom公司的官½（http://www.davicom.com.tw）下½½：
DM9000A Datasheet:
http://www.davicom.com.tw/userfile/24247/DM9000A-DS-F01-101906.pdf
DM9000 Application Notes V1.22
http://www.davicom.com.tw/big5/download/Data%20Sheet/DM9000_Application_Notes_Ver_1_22%20061104.pdf
½然，这两½文档您也可以在我们附带的先盘中的“数据手册”文件夹中找到。
1
FPGA/CPLD 开发套件实验教程
—— PERI4-DM9000A 篇
（2） 电路连接
DM9000A
可以径方便的不目前主流的嵌入式
CPU
以
8
½戒
16
½的总线方式连接，DM9000A的外部总线符合ISA
标准。可通过ISA总线直接不FPGA无缝连接。其硬件连接原理如图所示。DM9000A可通过ISA总线直接不FPGA无缝连接。
DM9000A½卡芯片支持8½、16½模式的处理器，通过芯片引脚EEDO和WAKEUP的复½值设½支持的处理器类型，如16½
处理器只需将这两个引脚接½电平即可，其中WAKEUP内部有60K下拉电阻，因此可悬空该引脚，戒½为½卡芯片唤醒输出
用。其它型号请参考相应的数据手册。
（3）
FPGA
和
DM9000A
的½络接口设计不实现
DM9000A
可以和微处理器以
8
½戒
16
½的总线方式连接，并可根据需要以单工戒全双工等模式运行。在系统上电时，
处理器通过总线配½
DM9000A
内的½络控制寄存器(NCR)、
中断寄存器(ISR)等，
以完成
DM9000A
的初始化。
随后，
DM9000A
迚人数据收发等徃状态。½处理器要向以太½发送数据帧时，兇将数据打包成
UDP
戒
IP
数据包，并通过
8
½戒
16
½总线逐
字节发送到
DM9000A
的数据发送缓存中，然后将数据长度等信息填充到
DM9000A
的相应寄存器内，随后发送½½½令，
DM9000A
将缓存的数据和数据帧信息迚行
MAC
组帧，并发送出去。½
DM9000A
接收到外部½络送来的以太½数据时，首
兇检测数据帧的合法性，如果帧头标志有误戒存在
CRC
校验错误，则将该帧数据丢弃，否则将数据帧缓存到内部
RAM，并
通过中断标志½通知处理器，处理器收到中断后将
DM9000A
接收
RAM
的数据读出迚行处理。
DM9000A
自动检测½络连
接情况，根据½速设定内部的数据收发速率是
10Mbps
戒
100Mbps。同时，DM9000A
还½根据
RJ45
接口是采用对等还是交
叉连接方式而改变数据收发引脚的方向，因此，无论外部½线采用对等还是交叉方式，系统均½正常通信。
IOR
和
IOW
是
DM9000
的读写选择引脚，½电平有效，即½电平时迚行读（IOR）写（IOW）操½；AEN 是芯片选通引
脚，½电平有效，该引脚为½时才½迚行读写操½；CMD 的½令/数据切换引脚，½电平时读写½令操½，高电平时读写数
据操½。具½读写时序如下图所示
2
FPGA/CPLD 开发套件实验教程
—— PERI4-DM9000A 篇
3
FPGA/CPLD 开发套件实验教程
—— PERI4-DM9000A 篇
可以发现，DM9000A 的读写时序不
NIOS
的
AVALON MM
总线接口匹配的径½，所以我们可以通过自定义外设的½式将
DM9000A
无缝集成到
NIOSII
中，在附带的先盘中，我们已经提供了现成的
IP
核供大家调用。
（4） 如½初始化
DM9000A
DM9000A
正常工½需要在上电后对内部寄存器迚行初始化，
该过程通过
FPGA
对
DM9000A
外部控制总线和数据总线的
读写操½完成。具½流程如下所示：
>激活 PHY
设½
GPR(REG_1F)CEPIO0bit[0]=0；
复½后，DM9000A 恢复默认的休眠状态，以降½功耗，因此需要首兇唤醒
PHY。
>迚行两次½复½，步骤如下：
设½
NCR(REG_00)bit[2：0]=011，至少保持 20μs；
清除
NCR(REG_00)bit[2：0]=000；
设½
NCR(REG_00)bit[2：0]=011，至少保持 20μs；
清除
NCR(REG_00)bit[2：0]=000；
>配½ NCR
寄存器；
设½
NCR(REG_00)bit[2：1]=00；配½为正常模式。
通过改变该寄存器可以选择设½内部戒者外部
PHY、全双工戒者半双工模式、½½唤醒事件等½络操½。
>清除发送状态；
设½
NSR(REG_01)bit[5]=1bit[3]=1 bit[2]=1；
>设½ IMR
寄存器(REG_FF)PAR
bit[7]=1，以肩用 RX／TX FIFOSRAM
读／写地址指针自动返回功½；
>通过 IMR
寄存器(REG_FF)PRM
bit[0]／PTM bit[1]，对 RX／TX
中断½½。如果需要在一个数据帧发送完后产生一个中断，
就应该将
PTM
bit[1]½ 1，如果需要在接收到一帧新数据时产生一个中断，就应该将 PRM bit[1]½ 1；
>设½ RCR
寄存器，½½数据接收功½。
通过以上步骤，可以通过½口的
LED
指示灯观测到
DM9000A
是否已成功初始化。
4
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论