LMK04000,datasheet,pdf(Low-Noise Clock Jitter Cleaner with Cascaded PLLs)

The  LMK04000  family  of  precision  clock  conditioners  provideslow-noise  jitter  cleaning,  clock  multiplication  and  distributionwithout  the  need  for  high-performance  voltage  controlledcrystal  oscillators  (VCXO)  module.  Using  a  cascadedPLLatinum™  architecture  combined  with  an  external  crystaland  varactor  diode,  the  LMK04000  family  provides  sub-200femtosecond  (fs)  root  mean  square  (RMS)  jitter  performance.The  cascaded  architecture  consists  of  two  high-performancephase-locked  loops  (PLL),  a  low-noise  crystal  oscillator  circuit,and  a  high-performance  voltage  controlled  oscillator(VCO).  The  first  PLL  (PLL1)  provides  a  low-noise  jitter  cleanerfunction  while  the  second  PLL  (PLL2)  performs  the  clock  generation.PLL1  can  be  configured  to  either  work  with  an  externalVCXO  module  or  use  the  integrated  crystal  oscillator  withan  external  crystal  and  a  varactor  diode.  When  used  with  avery  narrow  loop  bandwidth,  PLL1  uses  the  superior  close-inphase  noise  (offsets  below  50  kHz)  of  the  VCXO  module  orthe  crystal  to  clean  the  input  clock.  The  output  of  PLL1  is  usedas  the  clean  input  reference  to  PLL2  where  it  locks  the  integratedVCO.  The  loop  bandwidth  of  PLL2  can  be  optimizedto  clean  the  far-out  phase  noise  (offsets  above  50  kHz)  wherethe  integrated  VCO  outperforms  the  VCXO  module  or  crystalused  in  PLL1.