在SAR 图像中检测舰船本身或其尾迹时，往往运算量非常大，为了满足未来业务化操作中高速和实时性的要求，本文提出了一种基于FPGA 的硬件实现方法，提出了应用VHDL 在ALTERA StratixII ep2s30 芯片上实现检测中复杂的并行运算。内容包括软件仿真和硬件实现。关键词：FPGA、VHDL、双参检测由于 SAR 图像检测算法的复杂度往往很高，需要大量的乘－加操作甚至是乘－累加操作，因此在软件上进行处理很难达到高速甚至实时。在硬件上实现SAR 图像检测算法已成为一个很迫切的工作。本文针对有效的舰船扰动检测方法——峰--斜双参检测法，详细描述了其软件仿真和硬件实现的方法，并在后面给出了实际结果和精度分析。文中提出的VLSI 架构，其结构复杂度低，并行处理能力强，适合在软硬件上继续扩展以组建业务化的SAR 水上运动目标成像检测系统。
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论