热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

高速电路设计中的信号完整性研究

  • 1星
  • 2013-09-29
  • 179.88KB
  • 需要1积分
  • 0次下载
标签: 高速

高速

电路

电路

设计

设计

中的

设计

信号

信号

完整

完整

性研

性研

                        高速电路设计中的信号完整性研究   电讯技术  2004  年第  2  期  文章编号  :1001  -  893X  (  2004)  02  -  0149  -  04研究与开发RESEARCH  &  DEVELOPMENT高速电路设计中的信号完整性研究黄德勇  1  ,  张     扬  1  ,  杨云志  2①(1.  电子科技大学  ,  四川  成都  610054  ;2.  中国西南电子技术研究所  ,四川  成都  610036)摘   要  :  通过对高速电路特点的介绍  ,讨论了高速电路中影响信号完整性的因素  。针对这些问题  ,提  出了解决措施  。最后介绍了  Mentor  公司的  Board  Station  在高速电路设计中的应用  。  关键词  :  高速电路  ;  信号完整性  ;  IBIS  模型  ;  仿真  中图分类号  :  TN702      文献标识码  :ASignal  Integrity  in  the  Design  of  High  Speed  CircuitHUANG  De  -  yong  ,  ZHANG  Yang  ,  YANG  Yun  -  zhi1  1  2(  1.  University  of  Electronic  Science  and  Technology  of  China  ,Chengdu  610054  ,China  ;  2.  Southwest  China  Institute  of  Electronic  Technology  ,Chengdu  610036  ,China)  Abstract  :The  characteristics  of  high  speed  circuits  are  introduced  ,  and  the  factors  influencing  the  sinal  integrity  are  discussed.  Some  resolutions  for  those  factors  ar……                       

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×