Protel 99 SE 汉化版在 Win8.1 中的运用技巧(A)
一、Protel 99se 在 Win8.1 中应以“管理员身½”运行，才½正常全面运行运行，设½方法如下：
1、右键单击“Protel 99 SE”图标——属性。
2、
“兼容方式”——选取中“以兼容方式运行这个程序”
——选中“Win XP sp2”
。
——选取中“以管理员身½运行此程序”
——点“应用”
。
3、
“快捷方式”——“高级”——“以管理员身½运行”——“确定”
Protel 99 SE 汉化版中的 Design（设计）缺少选项的添加方法
一、显示 Design（设计）中的 Layer Stack Manager（信号层添加选项）
：
1、点菜单左侧的箭头——选取“Customize”项
2、在“Customize”窗口中直接点击右键，在新弹出的窗口中选取“Edit”
3、如下图，双击 Design（设计）项，在 Design 项下拉菜单中按鼠标右键，选取“Add”
。
4、如右图：
a、在 Text 处输入：Layer Stac&k Manager
b、在 Proces 处选：PCB：EditlnternalPlanes。
c、在 Pararr 处输入：LayerStack=True
d、按“Close” 退出即可。
二、显示 Design（设计）中的
Mechanical Layers（机械层添加选项）
：
1、同上面的 1、2、3 步骤。
2、如右图：
a、在下面的 Text 处输入：Mechanical
Layers
b、Proces 处选：PCB：EditlnternalPlanes。
c、在 Pararr 处输入：Mechanical=True
d、按“Close” 退出即可。
（附½）Protel 99 SE PCB 图层详解
一、PCB 工½层的类型
在进行印制电路板设计前，第一步就是要选择适用的工½层。Protel 99 SE 提供有多种类型的工½层。只
有在了解了这些工½层的功½之后，才½准确、可靠地进行印制电路板的设计。 在 PCB 设计时执行菜单½令
[Design]设计/[Options...]选项 可以设½各工½层的可见性。
Protel 99 SE 所提供的工½层大致可以分为以下七类:
一、Signal Layers(信号层)
Protel 99 SE 提供有 32 个信号层，包括[TopLayer](顶层)、[BottomLayer](底层)、[MidLayer1](中间层 1)、
[MidLayer2](中间层 2)……[Mid Layer30](中间层 30)。信号层主要用于放½元件 (顶层和底层)和走线。信号
层是正性（正片）的，即在这些工½层面上放½的走线或其他对象是覆铜的区域。
二、Internal Planes(内部电源/接地层)
Protel 99 SE 提供有 16 个内部电源/接地层(简称内电层):[InternalPlane1]—[InternalPlane16]，这几
个工½层面专用于布½电源线和地线。放½在这些层面上的走线或其他对象是无铜的区域，也即这些工½层是负
性（负片）的。每个内部电源/接地层½可以赋予一个电气½络名称，印制电路板编辑器会自动地将这个层面和
其他具有相同½络名称 (即电气连接关系)的焊盘，以预拉线的½式连接起来。在 Protel 99 SE 中。还允许将内
部电源/接地层切分成多个子层，即每个内部电源/接地层可以有两个或两个以上的电源，如+5V 和+l5V 等等。
三、Mechanical Layers(机械层)
Protel 99 SE 中可以有 16 个机械层:[Mechanical1]—[Mechanical16]，机械层一般用于放½有关制板和装
配方法的指示性信息，如电路板物理尺寸线、尺寸标记、数据资料、过孔信息、装配说明等信息。
四、Masks(阻焊层、锡膏防护层)
Protel 99 SE 中，有 2 个阻焊层:[Top Solder](顶层阻焊层)和(Bottom Solder](底层阻焊层)。阻焊层是
负性的，在该层上放½的焊盘或其他对象是无铜的区域。通常为了满足制造公差的要求，生产厂家常常会要求指
定一个阻焊层扩展规则，
以放大阻焊层。
对于不同焊盘的不同要求，
在阻焊层中可以设定多重规则。
Protel 99 SE
还提供了 2 个锡膏防护层，分别是[Top Paste](顶层锡膏防护层)和(Bottom Paste](底层锡膏防护层)。锡膏防
护层与阻焊层½用相似，½是½½用"hot re-follow"(热对流)技术来安装 SMD 元件时，锡膏防护层则主要用于
建立阻焊层的丝印。该层也是正性的。与阻焊层类似，我们也可以通过指定一个扩展规则，来放大或缩小锡膏防
护层。对于不同焊盘的不同要求，也可以在锡膏防护层中设定多重规则。
五、Silkscreen(丝印层)
Protel 99 SE 提供有 2 个丝印层，[Top Overlay](顶层丝印层)和 [Bottom Overlay](底层丝印层)。丝印
层主要用于绘制元件的外½½廓、放½元件的编号或其他文本信息。在印制电路板上，放½ PCB 库元件时，该元
件的编号和½廓线将自动地放½在丝印层上。
六、Others(其他工½层面)
Protel 99 SE 中，除了上述的工½层面外，还有以下的工½层：
1、[KeepOutLayer](禁止布线层)：
禁止布线层用于定义元件放½的区域。通常，我们在禁止布线层上放½线段(Track)或弧线(Arc)来构成一个
闭合区域，在这个闭合区域内才允许进行元件的自动布局和自动布线。
注意：如果要对部分电路或全部电路进行自动布局或自动布线，那么则需要在禁止布线层上至少定义一个禁
止布线区域。
2、[Multi layer](多层)
该层代表所有的信号层，在它上面放½的元件会自动地放到所有的信号层上，所以我们可以通过
[MultiLayer]，将焊盘或穿透式过孔快速地放½到所有的信号层上。
3、[Drill guide](钻孔说明)；[Drill drawing](钻孔视图)
Protel 99 SE 提供有 2 个钻孔½½层，分别是[Drill guide](钻孔说明)和[Drill drawing](钻孔视图)，
这两层主要用于绘制钻孔图和钻孔的½½。
[Drill Guide]主要是为了与手工钻孔以及老的电路板制½工艺保持兼容，而对于现代的制½工艺而言，更
多的是采用[DrillDrawing] 来提供钻孔参考文件。我们一般在[Drill Drawing]工½层中放½钻孔的指定信息。
在打印输出生成钻孔文件时，将包含这些钻孔信息，并且会产生钻孔½½的代码图。它通常用于产生一个如½进
行电路板加工的制图。
这里提醒大家注意:
(1)无论是否将[Drill Drawing]工½层设½为可见状态，
在输出时自动生成的钻孔信息在 PCB 文档中½是可见的。
(2)[Drill Drawing]层中包含有一个特殊的".LEGEND"字符串，在打印输出的时候，该字符串的½½将决定钻孔
制图信息生成的地方。
七、System（系统工½层）
1、[DRC Errors](DRC 错误层)，用于显示违反设计规则检查的信息。该层处于关闭状态时，DRC 错误在工½区
图面上不会显示出来，½在线式的设计规则检查功½仍然会起½用。
2、[Connections](连接层)，该层用于显示元件、焊盘和过孔等对象之间的电气连线，比如半拉线(Broken Net
Marker)或预拉线 (Ratsnest)，½是导线(Track)不包含在其内。½该层处于关闭状态时，这些连线不会
显示出来，½是程序仍然会分析其内部的连接关系。
3、[Pad Holes](焊盘内孔层)该层打开时，图面上将显示出焊盘的内孔。
4、[Via Holes](过孔内孔层)该层打开时，图面上将显示出过孔的内孔。
5、[Visible Grid 1](可见栅格 1)
6、[Visible Grid 2](可见栅格 2)
5、6 这两项用于显示栅格线，它们对应的栅格间距可以通过如下方法进行设½:
执行菜单½令[Design]/[Options...]，在弹出的对话框中可以在[Visible 1]和[Visiblc 2]项中进行可见栅格
间距的设½。
说明：本图层详解文章内容来自½上，非本人原创，摘½只为学习参考之用。
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论