8051 pdf datasheet

80C51  ARCHITECTUREMEMORY  ORGANIZATIONAll  80C51  devices  have  separate  address  spaces  for  program  anddata  memory,  as  shown  in  Figures  1  and  2.  The  logical  separation  ofprogram  and  data  memory  allows  the  data  memory  to  be  accessedby  8-bit  addresses,  which  can  be  quickly  stored  and  manipulated  byan  8-bit  CPU.  Nevertheless,  16-bit  data  memory  addresses  can  alsobe  generated  through  the  DPTR  register.Program  memory  (ROM,  EPROM)  can  only  be  read,  not  written  to.There  can  be  up  to  64k  bytes  of  program  memory.  In  the  80C51,  thelowest  4k  bytes  of  program  are  on-chip.  In  the  ROMless  versions,  allprogram  memory  is  external.  The  read  strobe  for  external  programmemory  is  the  PSEN  (program  store  enable).Data  Memory  (RAM)  occupies  a  separate  address  space  fromProgram  Memory.  In  the  80C51,  the  lowest  128  bytes  of  datamemory  are  on-chip.  Up  to  64k  bytes  of  external  RAM  can  beaddressed  in  the  external  Data  Memory  space.  In  the  ROMlessversion,  the  lowest  128  bytes  are  on-chip.  The  CPU  generates  readand  write  signals,  RD  and  WR,  as  needed  during  external  DataMemory  accesses.External  Program  Memory  and  external  Data  Memory  may  becombined  if  desired  by  applying  the  RD  and  PSEN  signals  to  theinputs  of  an  AND  gate  and  using  the  output  of  the  gate  as  the  readstrobe  to  the  external  Program/Data  memory.