热搜关键词: 电路基础ADC数字信号处理封装库PLC

zip

串并转换VHDL代码

  • 1星
  • 2013-09-22
  • 26.41KB
  • 需要1积分
  • 3次下载
标签: VHDL

VHDL

串并转换

串并转换

通过多通道串-并转换器将多个同步串行数据流转换为并行数据  xilinx提供 Synthesis   1.  Launch  synplify   2.  Correct  the  source  file  pathname  in  the  encoder_1553.prj   3.  Open  project  /1553_enc_dec/synthesis/EC/synplify/encoder_1553.prj   4.  Click  [Run] Place  and  Route   1.  Launch  ispLEVER   2.  Open  project  "/1553_enc_dec/par/EC/encoder_1553.syn"   3.  Click  "Place  and  Route  Trace  Report"  on  right  pannel 

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×