热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

PLL-LAYOUT

  • 1星
  • 2013-09-29
  • 1.67MB
  • 需要1积分
  • 2次下载
标签: layout

layout

                        PLL  layoutPLL  Layout Outline1.  Introduction  2.  Charge  Pump  PLL  Linear  Analysis  3.  Phase  Noise  Analysis  4.  Circuit  Design  and  Simulation  5.  Layout  and  Post-Layout  Simulation  6.  Chip  Measurements  7.  Conclusion 1.  IntroductionPhase-locked  loops  are  building  blocks  used  extensively  in  many  analog  and  digital  system.  Applications:  (1)  Clock/data  recovery  (2)  Frequency  synthesis/generation  (3)  Frequency  modulation/demodulation  The  PLL  does  two  jobs:  (1)  if  Vref(t)  differs  from  VCO  in  frequency,  the  PLL  adjust  its  frequency  to  equal  the  input  frequency.  (called  latching).  (2)  Once  the  PLL  adjusted  in  frequency,  locked,  it  must  hold  that  frequency  by  developing  a  voltage,  which  is  related  to  a  phase  difference,  to  enable  it  to  stay  locked  in  frequency  to  the  input  frequency.Generally,  the  phase  comp……                       

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×