可综合的VerilogHDL设计实例

标签：可综合的VerilogHDL设计实例

可综合的VerilogHDL设计实例

展开预览

猜您喜欢

上传者

TI 文字链专区

推荐内容

开源项目推荐更多

热门活动

热门器件

用户搜过

随便看看

实时多任务系统内核分析 & OSII_CHM
实时多任务系统内核分析和 OSII的帮助文件，尤其帮助文件很详细能当教材看了 :hug:[ 本帖最后由 HOHO 于 2008-8-28 14:06 编辑 ]
如何获得Display Driver的OjbectName，以及如何得到Device的类型的ID等信息？
我如何得到Display Driver的Object Name？因为我要用RtlInitUnicodeString(&usVideoDriverName, L"\\Device\\Video4");IoGetDeviceObjectPointer(&usVideoDriverName,STANDARD_RIGHTS_ALL　　　　　　　　　　　　　　　,pFileObject,ptaretdevi
【视频】Altera SoC Live Demo -- PCIe on Linux from Embest
[media=swf,500,375]http://player.youku.com/player.php/sid/XNjA1NzQ2MTg0/v.swf[/media]
有较好的保护电路吗
谁知道在SCR控制的交流电路中，负载变压器的反压有较好的保护电路吗？一起讨论一下，嘿嘿
跟夏老师学FPGA（11）verilog模块的编写和验证
[flash]http://www.tudou.com/v/uOpgFHDO3B0/v.swf[/flash]
Altera参考设计-10Gbps Ethernet Loopback Reference Design
dsp有关AD采样
纳米电测量中存在的挑战
ARM的最新一代CPU是Cortex吗？想学习下。
时钟芯片驱动问题

热门下载

举报人：
被举报人：	froglucky
举报的资源分：	1
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：