介绍了3DES 数据加密算法(DDA)的原理,针对利用FPGA 硬件实现3DES 算法,给出了一种可进化IP 核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输。本设计是在ALTERA 公司的Quartus II 环境下实现的,并成功下载到支持电路部分重构的Xilinx Virtex II 系列器件中的XC2V1500 芯片中。关键词 可进化IP 核 3DES FPGA 有限状态机Abstract This paper introduces the theory of 3DES encrypt arithmetic, presents a detailed design idea of adaptive IP core Acording to using FPGA hardware to realize 3DES, adopt reconstituted circuit to save inner resource of chips, and adopt design method of finite-state machine(FSM),accordingly realize data transfer in a high speed and security way.This design realized in Quartus II condition of ALTERA Corporation,and successfully download to XC2V1500 chip.Keywords adaptive IP core 3DES FPGA finite-state machine
猜您喜欢
推荐帖子 最新更新时间:2024-09-05 10:22
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
评论