数据转换器通常需要很少的来控制/ 状态总线引脚来配置和监控 JEDEC JESD204A 接口的功能特性。控制和状态寄存器接口的详细信息被明确排除在 JEDEC 规范的范围之外。JESD204A 的物理层定义一个基于 SERDES 的单向点对点式差分串行协议,能够以312.5 Mbps 到 3.125 Gbps 的速率处理自带时钟的 8 位/10 位编码数据。对于位于同一块FR-4 印刷电路板上的发射器器件(ADC 或 FPGA/ASIC)和接收器器件(DAC 或FPGA/ASIC),如果物理层的实现符合 JESD204A 规范,则可以保证它们在不短于 20 厘米长的铜迹线上处理速度可达 3.125 Gbps 并且信号完整。
猜您喜欢
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
评论