datasheet

电子技术资料下载

热搜关键词： 电路基础ADC数字信号处理封装库PLC

下载中心>资源分类>FPGA/CPLD>高输出频率GPS接收机FPGA优化设计
zip

高输出频率GPS接收机FPGA优化设计

  • 1星
  • 2013-09-22
  • 863.49KB
  • 需要1积分
  • 0次下载
下载资源
标签： FPGA

FPGA

GPS接收机

GPS接收机

高输出频率

高输出频率

导航

导航

为使DSP芯片有充裕的资源和时间用于复杂的导航计算，输出高频率的解算结果，论文通过资源优化，只采用FPGA逻辑电路实现了GPS信号的捕获、跟踪、帧同步、卫星自动搜索、伪距信息生成等基带处理功能，并整理了电文、历书、伪距信息、多普勒频移的格式，方便传输。实验表明，论文提出的实现方案可行有效，定位频率可达100  Hz。

展开预览

猜您喜欢

评论

加载更多
登录/注册

意见反馈

求资源

回顶部

上传资源

上传者
hellopinkgirls
查看他的其他资源


TI 文字链专区

汽车 模拟

推荐内容

开源项目推荐 更多

热门活动

热门器件

用户搜过

随便看看

  • stm32引脚图、函数固件库及简单应用
    想学这门，才发现自己懂的太少了，没办法，都得经历这段，分享一下，大家共同进步！
  • 如何把之前资料下载设定的芯币设为0，或去掉
    如何把之前资料下载设定的芯币设为0，或去掉，刚开始随便设的，现在想去掉！建议论坛取消芯币下载。。。。。:)[[i] 本帖最后由 问路者 于 2012-5-23 20:58 编辑 [/i]]
  • cache与内存地址的转换问题
    cache与内存地址的转换问题，大家帮忙下。是数工中的一个题：高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为4块，每块IMB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3．27ns，则该高速缓存的命中率为 （3） ％。若地址变换表如下所示，则主存地址为8888888H时，高速缓存地址为 （4） H。地址变换表0 38H
  • 关于MISRA-C，你知道多少？
    [color=#02368d][size=10pt][b]学习MISRA C之一:“安全第一”的C语言编程规范[/b][/size][/color]C语言是开发嵌入式应用的主要工具，然而C语言并非是专门为嵌入式系统设计，相当多的嵌入式系统较一般计算机系统对软件安全性有更苛刻的要求。1998 年，MISRA指出，一些在C看来可以接受，却存在安全隐患的地方有127处之多。2004年，MISRA对C的限
  • LM337电源模块电压变小
    又到了一年一度的电子设计大赛时刻，可是电源模块实在是最简单，又是最基础最重要的模块。目的：希望用线性稳压芯片LM337.LM317搭建可调模块，它具有纹波小，效率低特点问题：搭建的LM317电路接负载时，输入正常，电压幅度不变。搭建的LM337电路接负载时，电压变小一定值，而且-15V，-10V，-5v都有变化。困惑：1.电路搭建按照典型电路2.网上曾经的帖子无法解决我的困惑3.希望有实际经验的指
  • 基于DSP的中频电源测试系统设计
  • dsPIC33EP32MC204PWM限流功能问题
  • 低功耗的加密产品有推荐吗？用于一款智能设备上，对功耗有严格要求
  • pcb设计与技巧
  • NXp 1pc1114 如何修改PWM输出的极性

热门下载

热门文章

热门标签

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×