zip

基于Xilinx MicroBlaze多核嵌入式系统的设计

  • 1星
  • 日期: 2013-09-22
  • 大小: 710.63KB
  • 所需积分:1分
  • 下载次数:5
  • favicon收藏
  • rep举报
  • free评论
标签: 嵌入式系统

  嵌入式系统(Embedded system),是一种“完全嵌入受控器件内部,为特定应用而设计的专用计算机系统”,根据英国电气工程师协会( U.K. Institution of Electrical Engineer)的定义,嵌入式系统为控制、监视或辅助设备、机器或用于工厂运作的设备。与个人计算机这样的通用计算机系统不同,嵌入式系统通常执行的是带有特定要求的预先定义的任务。由于嵌入式系统只针对一项特殊的任务,设计人员能够对它进行优化,减小尺寸降低成本。

Xilinx

  Xilinx是全球领先的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP(Intellectual Property)核。

MicroBlaze

MicroBlaze

MicroBlaze核是嵌入在Xilinx  FPGA之中的属于32位RISC  Harvard架构软处理器核。针对Xilinx  MicroBlaze软处理器的核间互连,实现多处理器核之间的快速通信的目的,采用了PLB和FSL总线混连的方法,利用xps_mailbox和xps_mutex核完成核间的通信与同步,通过在Xilinx  EDK平台下,将3个软处理器核嵌入到FPGA  Spartan-3E芯片上的试验,开发出了一个运行在FPGA上的基于多处理器的嵌入式可编程片上系统,得出此种多核处理器混连的可行性与实用性,核间通信速度得到提升的结论。

推荐帖子 最新更新时间:2021-06-07 11:21

今天下午3点直播|是德科技 HDMI / DP2.0 线上实测研讨会
HDMI和DP作为业界拥有最为广泛的市场基础的高清视频显示接口标准, 正屹立在时代的潮头!HDMI2.1标准在经近3年的准备后,在今年将完成最后的市场化和商用,全新DP2.0标准在今年下半年也将完成了全部规范的制定,最高速率达20Gbps,已经箭在弦上! 本次线上研讨会将进行HDMI源端测试的实测演示,并将介绍电缆和连接器及接收端测试方案,另外还将就DP2.0的标准进展和测试方案更新做一介绍
EEWORLD社区 测试/测量
centralWidget中显示多个widget的实现与细节
一,在QMainWindow中的对象中显示多个窗口小部件。 一、在QMainWindow的对象中显示多个widget。     大家都知道用setCentralWidget的方法,在QMainWindow的对象中放入widget。例如在视图模式中setCentralWidget(view);view->setScene(scene); scene->addItem(item);要显示多个wid
Jacktang 微控制器 MCU
C6000DSP的堆(heap)和栈(stack)
stack - 又称系统栈(system stack),用于: 保存函数调用后的返回地址; 给局部变量分配存储空间; 传递函数参数; 保存临时结果; heap - 编译器提供的运行时支持库的一些函数(如malloc/calloc/realloc),允许运行时为变量动态分配存储器。这些存储器就放置在.system段的全局池(global pool)或堆(heap)中。这个动态存储池
fish001 DSP 与 ARM 处理器
TI 资料:如何进行 DSP 编程
本手册是对TMS320C6000数字信号进行编程的参考 处理器(DSP)设备。 在使用本书之前,您应该安装代码生成和 调试工具。 本书分为五个主要部分:   第一部分:简介包括对C6000体系结构的简要说明 和代码开发流程。 它还包括一个向您介绍的教程 您将在开发和优化的每个阶段中使用的工具 清单,以帮助您从代码中获得最佳性能。   第二部分:C代码包括C代码示例并讨论了优化
灞波儿奔 DSP 与 ARM 处理器
【TI 直播】新一代C2000、MSP430系列问世,一睹为快!报名观看赢好礼
TI MCU 推新了!八月直播揭秘新特性,报名观看赢好礼~   直播日程:   直播日程 直播主题 8月21日上午10:00-11:30 TI新一代C2000™ 微控制器,集成强大的通信能力和控制性能实现更灵活的系统级设计
EEWORLD社区 TI技术论坛
基于C66x平台DSP与FPGA通信测试
本文为基于创龙TL665xF-EasyEVM开发板的DSP与FPGA通信测试。TL665xF-EasyEV开发板的简介绍如下:由核心板+底板构成。 核心板DSP端采用单核TMS320C6655或双核TMS320C6657处理器,FPGA端采用Xilinx Artix-7处理器,实现异构多核处理器架构,DSP与FPGA内部通过uPP、EMIF16、SRIO连接; 底板接口资源丰富,支持uPP、E
Tronlong 测试/测量

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×