采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog HDL语言的优越性.关键词Verilog HDL FPGA EDA在近年来，随着微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20 世纪90 年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA 和嵌入系统的多种模式。可以说EDA 产业已经成为电子信息类产品的支柱产业。EDA 能蓬勃发展的关键技术之一就是采用了硬件描述语言(HDL)描述电路系统,这也是计算机应用的一次重大突破,硬件描述语言的出现使电子系统的设计可以象编C 程序一样简单易学,从而让软件工程人员很容易了解硬件的设计。对于 FPGA 和CPLD 开发而言，比较流行的HDL 主要有Verilog HDL、VHDL、ABEL-HDL 和 AHDL 等，其中VHDL 和Verilog HDL 因适合标准化的发展方向而最终成为IEEE 标准。但与VHDL 相比Verilog HDL 有个最大的优点是：它是一种非常容易掌握的硬件描述语言，只要有C 语言的编程基础，一般经过2 到3 个月的认真学习和实际操作就能掌握这种设计技术。并且完成同一功能它的程序条数一般仅为VHDL 的1/3。
猜您喜欢
推荐帖子
推荐内容
开源项目推荐 更多
热门活动
热门器件
用户搜过
随便看看
热门下载
热门文章
热门标签
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论