Cadence Allegro
接地板数据线路输入信号的完整性
本文论证了
Cadence Allegro
接地板文件中的数据线以及相应的过孔上存在着输入信号，并在
CST MWS
里进
行了相应的仿真。通过½用
Export Area
功½选择接地板上的一块空间实现了输入信号。在指定差分对周围的三维
区域里½现了这样的特征。图
1
显示了引入的结构，以及对一些引入的组成部分的一些外观，其中包括金属板、
电介质和过孔。一个差分对的输入输出端共有四个离散的端口，其中包括数据线
dp_p
和数据线
dp_n。通常把端
口序号规定为：端口
1
和端口
2
对应于数据线
dp_p，而端口 3
和端口
4
对应于数据线
dp_n。
图
1:
接地板数据线及过孔
图
2
是
16
层接地板的分层示意图，其中包括两个外信号层，6 个内信号层和
8
个接地层。
图
2:
分层板,显示过孔
接地板中的高速信号的完整性的一个重要问题是过孔残½效应。通过减少信号过孔里的金属可以削弱这种效
应。这种被称½
back drilling
的技术通常½是½用在数码率在
3.125Gbs-6.25Gbs
下才½进行的全新接地板设计中。
在
0-20GHz
的频率范围内½用临时求解器来进行
CST MWS
的仿真。单独一次仿真对于完全的½带来说就恰
½½完成任务。图
3
显示的是接地板第三层的数据线
dp_p
上的传输系数
S21，其中对比了全过孔和 back drilling
后的过孔的两种情况。我们可以清晰的看到，对于全过孔来说，由于存在强烈的过孔残½效应，在
4、5、9GHz
点处，会产生强烈的谐振。而在
back drilling
后的过孔所对应的曲线可以不难看出，在
0-20GHz
的频率范围内不
会产生谐振现象。
图
3：0-20GHz，差分对的
S21
波½图
CST MWS
½够½成数字信号的眼图。
4
就是全过孔和
back drilling
后的信号过孔所对应的眼图的对比情况。
图
对于
backdrilled
的过孔的情况，其眼图清晰而且眼睛睁的大。
图
4：
差分对的眼图
由S参数的数据，可以通过CST
MWS的工具来½成等效电路。建立一个关于backdrilled过孔的MOR的Hspice
文件。Hspice模型的传输系数S21和图5中全波分析的S21½成了对比。在整个频率范围0-20GHz内，二者几乎一
致。
图5：截取的
SPICE模型的精确性
本篇文章已经论证了从Cadence
Allegro文件到CST MWS的接地板上的某个区域内存在着输入信号。所有的
金属和电介质层½携有信号，而且这些信号的特征在CST
MWS里½可以进行仿真调试。CST MWS仿真表明了信
号完整性方面的backdrilling的过孔残½效应，并建立了一个精确的HSPICE模型。对完整模型的仿真不需要将整
个模型细分为若干个小的部分——这也是时域求解器独特的优点，这½得复杂而又大型的模型可以在普通的电脑
上进行仿真。
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论