74HC237 pdf datasheet

MM54HC237/MM74HC2373-to-8  Line  Decoder  With  Address  LatchesGeneral  Des  criptionThese  devices  utilize  advanced  silicon-gate  CMOS  technology,to  implement  a  three-to-eight  line  decoder  with  latcheson  the  three  address  inputs.  When  GL  goes  from  low  tohigh,  the  address  present  at  the  select  inputs  (A,  B  and  C)  isstored  in  the  latches.  As  long  as  GL  remains  high  no  addresschanges  will  be  recognized.  Output  enable  controls,G1  and  G2,  control  the  state  of  the  outputs  independently  ofthe  select  or  latch-enable  inputs.  All  of  the  outputs  are  lowunless  G1  is  high  and  G2  is  low.  The  'HC237  is  ideally  suitedfor  the  implementation  of  glitch-free  decoders  in  storedaddressapplications  in  bus  oriented  systems.The  54HC/74HC  logic  family  is  speed,  function  and  pin-outcompatible  with  the  standard  54LS/74LS  logic  family.  Allinputs  are  protected  from  damage  due  to  static  discharge  bydiodes  to  VCC  and  ground.FeaturesY  Typical  propagation  delay:  20  nsY  Wide  supply  range:  2±6VY  Latched  inputs  for  easy  interfacingY  Fanout  of  10  LS-TTL  loads