热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

MC9RS08Lxx系列 8位微控制器简介(飞思卡尔)

  • 1星
  • 2014-03-05
  • 1.83MB
  • 需要1积分
  • 0次下载
标签: MC9RS08Lxx系列

MC9RS08Lxx系列

8位微控制器简介

MC9RS08Lxx系列

飞思卡尔

飞思卡尔

          飞思卡尔推出第一款带LCD驱动器的RS08经济型MCU。MC9RS08LA8和MC9RS08LE4  MCU高度集成了许多功能,对小型家电、医疗设备、工业等多累市场应用而言是非常经济的。        LA和LE系列通过基于大分段(8x模式)的LCD驱动器和片上电荷提供了更多的片上功能和更大的设计灵活性。

展开预览

猜您喜欢

推荐帖子 最新更新时间:2024-11-13 06:37

阮工的单片机编程经验集:如何做稳定单片机程序与上位机程序防卡顿,js等经验;阮丁...
阮工的单片机编程经验集V2.1:如何做稳定单片机程序 ,  阮丁远: ===================================================================    小数转整数时未先四舍五入而导致的0.99999丢失的问题: val=6.7, 乘以10后: process_exped_val=66.9999
net2uizoo stm32/stm8
WiMi-net无线自组网通信方案的优势是什么?
目前,很多的厂家都有自己的无线自组网方案,每一家的方案又都不能互通,那么对于用户来说,在第一时间就能选择一个实用性、适用性强的无线自组网方案非常的重要,和业内其他的433MHz无线通讯的组网方案对比,那么为什么WiMi-net微网高通的无线自组网方案更值得推荐呢? 首先WiMi-net微网高通拥有一支经验丰富、勇于创新的研发团队,在过去的10年中,从实施的各类项目中获取的业务需求、经验,一
chenjingjing RF/无线
关于华大MCU如何实现软件复位
产品在设计中某些状态下需要MCU进行复位,华大MCU包含了7个复位信号来源,每个复位信号都可以让 CPU 重新运行,绝大多数寄存器会被复位到复位值,程序计数器 PC 会被复位指向 00000000。 ● POR/BOR 复位(VCC 域及 Vcore 域) ●外部 Reset PAD 复位 ●WDT 复位 ●PCA 复位 ●LVD 复位 ●Cortex-M0+ SY
小虎妞 国产芯片交流
TE助力数据中心设计,缩短你与奥运的距离,猜猜它属于哪个“奥运场馆”赢大礼!
本活动已颁奖点此查看颁奖详情 奥运来了,队员们在赛场奔驰,在这在炎炎夏日中为我们奉献每一场精彩的比赛... 在这里让TTI&TE带我们走进“奥运场馆”,体验不一样的奥运风采!!! TE助力数据中心设计,缩短你与奥运的距离,猜猜它属于哪个“奥运场馆”赢大礼!活动开始啦!!! 【活动时间】即日起—9月15日 【活动详情】https://bbs.eeworld.com.cn/huodong
EEWORLD社区 综合技术交流
物联网常见通信类型介绍
物联网领域常见通信类型 有线通信如下: RS485:两线制,差分信号传输,半双工通信,最大通信距离千米以上。   RS232:三线制,全双工通信,一般通信距离小于 10 米。 以太网:4 线或 8 线,多主通信,高性能。普通网线通信距离 100 米以内。 CAN:两线制,多主通信,高性能,高可靠性,每次最多传输 8 个字节的数据。通信距离千米以上。 M-Bus:两线制,半双工,专
蓝先生 RF/无线
CC430F5137和MLX非接触式测温,用的软件模拟IIc通讯,一直调试不通,没有ack,感觉...
同学们好,最近做cc430f5137和mlx90614非接触式测温,软件模拟IIc和硬件IIc模块都尝试了,都收不到ack信号,做了近两个月了,附上模拟IIc的代码,跪求大神解答,希望可以有点实质性的建议,先谢谢了 #include "msp430_kyg.h" void Init_CLK(unsigned char nDco)            //DCO_CLK 1,8,12,16MH
liutingkd 微控制器 MCU
FPGA至简设计法案例4 【12401003385】
至简设计法经典案例4 案例4. 当收到en=1时,dout间隔1个时钟后,产生2个时钟周期的高电平脉冲,并且重复3次。                                       上面波形图显示了描述的功能。第3个时钟上升沿收到en==1,所以dout间隔1个时钟后变1并且持续2个时钟周期,这个动作重复3次,结束。 看到大于1的数字,就知道要计数。下面的计数方式非常普遍: 即用一个
guyu_1 FPGA/CPLD
【工程源码】基于FPGA的二人抢答器
功能:两位选手参加比赛,每人有10秒时间,十秒时间内无人抢答,则发出警告声响,持续三秒           其中一个人按键抢答后,数码管显示对应人的号码,并同时发出3s的声音。          一人抢答后,不允许另一个人抢答 实现平台:AC620开发板,quartus13.0,verilog     https://bbs.eeworld.com.cn/forum.php?
小梅哥 Altera SoC

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×