热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

74HC533 pdf datasheet

  • 1星
  • 2013-09-22
  • 111.9KB
  • 需要1积分
  • 0次下载
标签: 74HC533

74HC533

datasheet

datasheet

MM54HC533/MM74HC533TRI-STATEÉ  Octal  D-Type  Latchwith  Inverted  OutputsGeneral  Des  criptionThese  high  speed  OCTAL  D-TYPE  LATCHES  utilize  advancedsilicon-gate  CMOS  technology.  They  possess  thehigh  noise  immunity  and  low  power  consumption  of  standardCMOS  integrated  circuits,  as  well  as  the  ability  to  drive15  LS-TTL  loads.  Due  to  the  large  output  drive  capabilityand  the  TRI-STATE  feature,  these  devices  are  ideally  suitedfor  interfacing  with  bus  lines  in  a  bus  organized  system.When  the  LATCH  ENABLE  input  is  high,  the  data  presenton  the  D  inputs  will  appear  inverted  at  the  Q  outputs.  Whenthe  LATCH  ENABLE  goes  low,  the  inverted  data  will  be  retainedat  the  Q  outputs  until  LATCH  ENABLE  returns  highagain.  When  a  high  logic  level  is  applied  to  the  OUTPUTCONTROL  input,  all  outputs  go  to  a  high  impedance  state,regardless  of  what  signals  are  present  at  the  other  inputsand  the  state  of  the  storage  elements.The  54HC/74HC  logic  family  is  speed,  function,  and  pin-outcompatible  with  the  standard  54LS/74LS  logic  family.  Allinputs  are  protected  from  damage  due  to  static  discharge  byinternal  diode  clamps  to  VCC  and  ground.FeaturesY  Typical  propagation  delay:  18  nsY  Wide  operating  voltage  range:  2  to  6  voltsY  Low  input  current:  1  mA  maximumY  Low  quiescent  current:  80  mA,  maximum  (74HC  Series)Y  Compatible  with  bus-oriented  systemsY  Output  drive  capability:  15  LS-TTL  loads

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×