系统设计的优化流水线模数转换器

The  fast  trend  towards  digital  processing  of  analogue  signals  in  an  increased  number  of  application  fields  has  stimulated  significant  research  efforts  in  the  area  of  data  converters  implemented  in  CMOS  technologies.  High-speed  high-resolution  Analogue-to-Digital  Converters  (ADCs)  are  required  in  the  front-end  receive  paths  of  many  modern  communication  systems.  For  input  signal  bandwidths  larger  than  a  few  MHz,  self-calibrated  pipelined  solutions  show  speed  and  power  advantages  when  compared  to  other  architectures.The  work  reported  in  this  Book  comprises  two  major  research  areas  inthe  field  of  high-speed  self-calibrated  pipelined  ADCs.  The  first  area  coversthe  study  and  the  successful  implementation  of  a  novel  analogue  selfcalibrationtechnique  required  to  extend  the  limited  linearity  of  front-end  stages  in  pipelined  Analogue-to-Digital  (A/D)  converters,  since  component  fabrication  accuracy  is  limited  and  rarely  stable  or  well  characterised  during  the  useful  life  of  any  process.  The  second  area  comprises  the  development  of  a  systematic  design  methodology  for  the  optimisation  of  high-speed  selfcalibrated  pipelined  A/D  converters  that  takes  into  account  physical  limitations  for  practical  integrated  circuit  implementations,  including  thermal  noise  and  component  matching  accuracy.  It  is  demonstrated  that  multi-bit,  rather  than  single-bit  resolution-per-stage  architectures  have  to  be  considered  for  optimising  the  resulting  silicon  area  and  power  dissipation.Several  practical  realisations  with  consistent  measured  results  clearlyassess  the  feasibility  of  the  proposed  self-calibration  technique,  validate  themain  theoretical  findings  and  demonstrate  the  attractiveness  in  terms  ofpower  dissipation  and  reduced  die  area  of  the  established  design  methodology.This  book  is  organised  in  seven  Chapters.  In  the  first  one,  theintroduction,  the  motivation  that  has  originated  this  research  work  ispresented  and  the  main  original  goals  are  also  pointed  out.In  the  second  Chapter  an  important  set  of  widely  used  performanceparameters  for  Nyquist  ADCs  is  presented.  The  main  sources  of  errors  andnon-idealities  in  pipelined  ADCs  are  described  next.  For  a  betterunderstanding  of  the  fundamental  limits  of  this  type  of  architecture  as  wellas  solutions  commonly  used  to  overcome  these  limitations  are  also  addressedin  this  Chapter.  Finally,  at  the  end  of  Chapter  two,  existing  relevant  works  inpipelined  A/D  converters  are  listed  and  compared  in  terms  of  performanceversus  power  dissipation  and  occupied  silicon  area  by  means  of  commonlyused  figures  of  merit.The  third  Chapter  describes  an  efficient  analogue  code-by-code  selfcalibrationtechnique  to  extend  the  linearity  of  critical  front-end  stages  ofpipelined  A/D  converters.  In  order  to  prove  the  feasibility  of  the  proposedtechnique,  a  prototype  was  designed  and  fabricated  in  a  current  CMOStechnology.  Measured  results  have  shown  levels  of  accuracy  compatiblewith  14  bits  of  resolution,  while  allowing  input  signal  bandwidths  in  theMHz  range.  At  the  end  of  the  Chapter,  computer  behavioural  simulations  ofa  complete  model  of  a  high-resolution  pipelined  ADC  are  given  todemonstrate  the  correct  operation  as  well  as  the  benefits  of  the  proposedtechnique.In  the  fourth  Chapter  a  systematic  design  methodology  for  the  optimisation  of  high-speed  pipelined  self-calibrated  A/D  converters  is  presented.  High-speed  pipelined  analogue-digital  converters  have  been  previously  considered  using  optimum  1-bit  per  stage  architectures  that  typically  can  attain  untrimmed  resolution  of  up  to  10  bits.  In  this  Chapter  itis  demonstrated  that  multi-bit,  rather  than  single-bit  resolution  per  stagearchitectures  have  to  be  considered  for  optimising  the  resulting  area  andpower  dissipation  whilst  minimising  stringent  requirements  of  the  constituent  building  blocks.  Such  optimisation  is  achieved  through  a  systematic  design  process  that  takes  into  account  physical  limitations  for  practical  integrated  circuit  implementation,  including  thermal  noise  and  component  matching  accuracy.  The  impact  of  the  selected  pipelined  configuration  in  the  self-calibration  requirements  as  well  as  in  the  practical  feasibility  of  the  active  components  is  analysed.  A  design  example  is  presented  to  consolidate  the  relevant  conclusions.Chapter  five  presents  the  design  of  a  complete  14-bit  5MS/s  CMOS  pipelined  A/D  converter  with  an  architecture  tailored  accordingly  to  the  systematic  methodology  described  in  Chapter  four.  This  implementation  uses  the  self-calibration  technique  presented  in  Chapter  three  and  explores  the  concept  of  background  calibration.  All  issues  related  to  the  design  of  the  building  blocks,  testing  modes  and  system  level  simulations  are  addressed  also  in  this  Chapter.In  Chapter  six  two  practical  realisations  of  CMOS  pipelined  A/D  converters  are  described,  together  with  the  corresponding  experimental  results.  In  particular,  an  integrated  14-bit  5  MS/s  background  self-calibrated  pipelined  ADC  with  low  power  dissipation  and  low  area  is  fully  described.Furthermore,  layout  considerations  as  well  as  details  of  the  design  of  themeasurement  setup  are  also  presented.Finally,  Chapter  seven  draws  the  relevant  conclusions  of  this  book  andproposes  new  directions  for  future  work.