热搜关键词: 电路基础ADC数字信号处理封装库PLC

zip

基于CAN总线的电子驻车制动系统

  • 1星
  • 2013-09-22
  • 173.95KB
  • 需要1积分
  • 0次下载
标签: CAN总线

CAN总线

制动系统

制动系统

电子驻车

制动系统

汽车电子

汽车电子

制动

制动

  针对目前汽车手动驻车制动装置存在的不足,提出电子驻车制动系统软硬件设计方案。首先,通过系统功能设定、组成原理和采集参数介绍了系统的实现方案;然后,对系统硬、软件设计进行了介绍;最后,通过仿真实验验证了该方案是正确、可行的。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 芯片民用级、工业级、军用级三者的区别
    原来在军工企业工作过,从各个电子元件来料,对各个电子元件检测,到首件检测,真的是一环扣一环的,产品的性能保证很到位,很多电容电阻的小元件根据概率不满足要求的都会被退货或者弃用的,离开军工企业以后,到了民企,发现很多小元件都不合格的,没有固定的供货商,元器件来了,也不检查,直接上来就用,到了成品,发现产品功能上有问题,找来找去,才知道是个电容或者电阻或者mos管元件买上当了。我国生产军用产品的有CE
  • Quartus2 每次调用Modelsim都对altera库编译一次
    有什么办法可以使Modelsim不用每次都对altera库进行编译以节省时间?那些所需要的库我自己也编译了一次并把加到modelsim.ini里面了,但Quartus2调用modelsim联合仿真时总会重新compile一次,浪费很多时间!如图示,cyclone是我原来编译好的库,cycloneii_ver是Q2调用modelsim生成的
  • 医疗影像的多内核处理器
    Multicore processors bring innovation to medical imaging
  • Xilinx DCM的使用方法技巧
    大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Bl
  • Hercules之一步一步建立基于N2HET的PWM工程与编译调试学习
    下面将引领大家一步一步 从建立工程 到调试 过程的学习[size=4]首先先建立一个新的 HALCOGen工程启动HALCOGen[/size][size=4]然后点击 FIle → New → Project假如说你用的是TMS570 HDK 那就要选择 TMDX570LS31x 系列然后选择 TMDXTMS570LS31HDK工程名字 与保存路径 根据自己的填写 并保存如下总图接着下一步 就是
  • Vishay新能源、航天/军工解决方案
  • 国赛的进来!
  • 指纹产品在汽车领域里的应用
  • DIY小型通信系统——FM调频发射机(88MHz-108MHz通信频段)发射距离远达1000m
  • 丝印385 034T 封装SOP-8 电源芯片

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×