热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

多位采样D / A转换器使用动态元素匹配方法

  • 1星
  • 2013-09-22
  • 300.76KB
  • 需要1积分
  • 0次下载
标签: 多位采样D

多位采样D

A转换器使用动态元素匹配方法

多位采样D

The  objectives  of  workpackage  3  are  twofold.  First,  suitable  architectures  of  high-performancemultibit  oversampling  D/A  converters  will  be  evaluated  as  a  basis  for  the  development  of  themodels  in  workpackage  1,  task  1.2.  Second,  the  design  of  the  demonstrators  will  lead  to  measurementresults  that  shall  be  compared  to  the  simulation  results  obtained  by  using  the  high-levelmodels  to  explore  the  accuray  of  the  new  models.This  report  summarizes  the  results  of  the  first  task  in  which  we  have  studied  digital  modulatorsas  well  as  architectures  for  the  implementation  of  the  core  D/A  converters  suited  for  highbandwidthtelecommunciation  applications.

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 最新新唐M0开发板兼容M051和M01XX糸列NU-TINY-M051/120
    M0目前流行的有NXP的M0和芯唐的M0,此开发板是用市场占有量最多的芯唐的M0二个系列产品:NUC1XXX和M051(仅需5元的32位处理器)1.带彩屏的芯唐M0开发板,一个板子二个MCU,一个是NUC120,另一个是M058,可同时进行二种IC的功能评估,一机多用,物超所值。2、外设丰富,外设资源可同时供二种MCU使用,互不干扰。3、板载一个DB9串口,可选择连接二个CPU的任一串口输出4、带
  • 选用74LS系列芯片设计地址译码电路
    请教:选用74LS系列芯片设计地址为3F8-3F0的地址译码电路,并具体说明选择芯片的理由
  • EEWORLD大学堂----Verilog HDL硬件描述语言基础培训
    Verilog HDL硬件描述语言基础培训:https://training.eeworld.com.cn/course/526
  • pulse+、pulse-和U2B输出是&&逻辑与的关系
    pulse+、pulse-和U2B输出是逻辑与的关系1.pulse+为高,pulse-为低的时候,c点和d点分别什么电压?Q8二极管反向截止(集电结反偏),d为U2输出,为高电平(U2B输出高经过R13拉高d点)Q6导通 。Q7二极管正向导通(集电结正偏),c为低电平(被pulse-拉低),Q5截止。电流方向:+58VAQ3B电极A人体电极BCQ6DE地GND2.pulse+为低,pulse-为高
  • 使用sim300收发数据
    我现在有两个sim300模块(都配有开通gprs业务的sim卡),想通过梦网进行直接通信,传送数据。这势必要产生gprs流量。通过at命令,我使用UDP建立连接,发送数据可以成功,但就是对方接受不到发送的字符。请问这是什么原因?或者有更好的实施方案?谢谢啦。。。
  • 有关MOSFET的问题
  • 上拉下拉寄存器的作用是什么
  • 求助
  • 电子设计问题
  • 关于MSP430的LPM模式问题

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×