热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

Top module name : SHIFTER (File name : SHIFTER.v)2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH

  • 1星
  • 2014-03-05
  • 4.37KB
  • 需要1积分
  • 0次下载
标签: top

top

module

module

name

name

file

file

Top  module  name  :  SHIFTER  (File  name  :  SHIFTER.v)2.  Input  pins:  SHIFT  [3:0],  IN  [15:0],  SIGN,  RIGHT.3.  Output  pins:  OUT  [15:0].4.  Input  signals  generated  from  test  pattern  are  latched  in  one  cycle  and  aresynchronized  at  clock  rising  edge.5.  The  SHIFT  signal  describes  the  shift  number.  The  shift  range  is  0  to  15.6.  When  the  signal  RIGHT  is  high,  it  shifts  input  data  to  right.  On  the  other  hand,  itshifts  input  data  to  left.7.  When  the  signal  SIGN  is  high,  the  input  data  is  a  signed  number  and  it  shifts  withsign  extension.  However,  the  input  data  is  an  unsigned  number  if  the  signal  SIGNis  low.8.  You  can  only  use  following  gates  in  Table  I  and  need  to  include  the  delayinformation  (Tplh,  Tphl)  in  your  design.

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×