电子技术资料下载

热搜关键词：数字信号处理 RTOS C语言 Linux 射频电路

下载中心>资源分类>电子电路>其他>A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise

pdf

A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise

1星
2020-05-18
3.66MB
需要2积分
1次下载

文档简介
猜您喜欢
推荐下载
用户评论0

标签： JSSC

A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise

展开预览

猜您喜欢

评论

上传者

: lamas; 查看他的其他资源

推荐内容

开源项目推荐更多

热门活动

热门器件

用户搜过

随便看看

热门下载

热门标签

厂商技术中心

TI 技术论坛

TI 在线培训

Qorvo 射频技术研习社

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

EEWorld电子技术资料下载——分享有价值的资料

索引文件: 15 12 7 8 3

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved

×