热搜关键词: 电路基础ADC数字信号处理封装库PLC

zip

基于SystemVerilog语言的验证方法学介绍

  • 1星
  • 2013-09-22
  • 453.36KB
  • 需要1积分
  • 3次下载
标签: Verilog

Verilog

System

System

验证方法

验证方法

    文章主要介绍《VMM  for  SystemVerilog》一书描述的如何利用SystemVerilog语言,采用验证方法学以及验证库开发出先进验证环境。文章分为四部分,第一部分概述了用SystemVerilog语言验证复杂SoC的基本方法。第二部分主要介绍使用先进验证技术进行RTL验证并定义一个能在项目之间进行验证单元重用的分层验证平台结构。第三部分将涉及到系统级验证,包括SystemVerilog  与SystemC交互等方面。当与一个合适方法相结合,SystemVerilog提供了建立一个完整RTL以及系统级(ESL)验证环境需要的所有结构及特性。同时完全支持与System  C或与一个以C为基础的软件测试环境交互。第四部分讨论验证所采用的验证策略,VMM方法学,以及利用《VMM  for  SystemVerilog》中定义的标准库来支持方法学。这些库涉及到文章中讨论的基本方法,XVC,XVC管理器,软件验证等方面。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×