电子技术资料下载

热搜关键词：电路基础 ADC 数字信号处理封装库 PLC

下载中心>资源分类>其它>未归类>ADS微波滤波器设计

pdf

ADS微波滤波器设计

1星
2019-01-12
312.21KB
需要1积分
2次下载

文档简介
猜您喜欢
用户评论0

标签： ADS

这次设计的滤波器主要是针对前面设计的天线而来的，即要实现最后的级联。所以有必要阐述一下上次设计的天线的具体规格：上次设计的天线是在2.5GHz 附近工作,而我在这里设计的滤波器目的是针对移动通信设计，所要求带宽较窄，令带宽在50MHz 左右，符合天线能提供的范围。滤波器使用的基板参数还是εr= 9.8, h=1.27mm，此时基板上的50ohm 阻抗传输线的宽大概为1.22mm。滤波器主要设计要求如下：中心频率 G0=2.5GHz带宽=50MHz~70MHz（计算按50MHz）在 2.55GHz 上衰减达到25dB这里设计的滤波器为边缘耦合平行耦合线带通滤波器设计图如下：

展开预览

猜您喜欢

评论

上传者

: mamselc; 查看他的其他资源

TI 文字链专区

汽车模拟

推荐内容

开源项目推荐更多

热门活动

热门器件

1. ATMEGA164PA-AN
  描述：Atmel ATmega系列 AVR series 微控制器 IC 8 位 20MHz 16KB（8K x 16）闪存 44-TQFP（10x10）类别: 厂商名称: 系列:AVR® ATmega
2. TAJC685K025TNJ
  描述：KYOCERA AVX 钽电容, 6.8μF, 25V 直流, 6032-28封装类别: 厂商名称: 系列:*
3. RBR40NS60AFHTL
  描述：二极管阵列 1 对共阴极肖特基 60 V 40A 表面贴装型 TO-263-3，D²Pak（2 引线 + 接片），TO-263AB 类别: 厂商名称: 系列:Automotive, AEC-Q101
4. SL3-042-SH140/02-98
  描述：Board Connector, 42 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle Reach Compliance Code:compli 是否Rohs认证:符合厂商名称:E-tec Interconnect Ltd
5. M5LV-512/120-20VC
  描述：EE PLD, 7.5 ns, PQFP100 端子数量:100 最小工作温度:0.0 Cel 输入输出总线数量:74
6. APA150-FTQM
  描述：ProASIC Flash Family FPGAs
7. 2200DG3G001F3LA
  描述：Strain Guage Sensor, Gage, -15Psi Min, 285Psi Max, 0.25%, 1-11V, Cylindrical 是否Rohs认证:不符合 Reach Compliance Code:unknow 最大精度 (%):0.25%
8. M83446/16-38
  描述：Variable Inductor, 38uH Min, 75uH Max, Ferrite-Core, Unshielded, SMD, Reach Compliance Code:unknown ECCN代码:EAR99 型芯材料:FERRITE
9. X4283S8I-4.5A
  描述：1-CHANNEL POWER SUPPLY MANAGEMENT CKT, PDSO8, PLASTIC, SOIC-8 是否Rohs认证:不符合厂商名称:Renesas(瑞萨电子) 零件包装代码:SOIC
10. FTM-128-02-L-DV-S
  描述：1MM MICRO STRIPS 是否无铅:不含铅是否Rohs认证:符合厂商名称:SAMTEC

用户搜过

随便看看

关于应用程序与驱动程序如何动态传递数据?
定义:#define IO_OPEN_COMCTL_CODE(FILE_DEVICE_COMSPY,0x080A,METHOD_BUFFERED, \FILE_ANY_ACCESS)想用下面传递串口号"\\??\\COM1"DeviceIoControl(m_hDevice,IO_OPEN_COM,sz1,12,NULL,0,&dwReturn,NULL);也就是说如何让sz1="\\??\\CO
verilog语法错误请指正！
`timescale 100ps/100psmodule buffer_blocking (out, in);input in;output out;parameter DELAY1 = 103;parameter DELAY2 = 103;always @(in)#DELAY1 out = #DELAY2 in;//这个地方报错，(vlog-2110) Illegal reference to
版主没动静了？
版主咋么没动静了，对这产品很关注啊！
MSP430 ADC12
Curr_Volt = caltmp >> 12;//Curr_Volt = caltmp / 2^n[b]ptr[0] = Curr_Volt / 100;//Hex->Dec变换t1 = Curr_Volt - (ptr[0] * 100);ptr[2] = t1 / 10;ptr[3] = t1 - (ptr[2] * 10);ptr[1] = 10;//shuzi表中第10位对应符号"."
【FPGA设计问题】关于时序与组合逻辑
module reg4（clk,rstn,d,q);input[3:0] d;inputclk;inputrstn;output[3:0] q;reg[3:0] q;always @(rstn or clk)q=(~rstn)?0:d; endmodule组合与时序应该是数字领域一个最基本的问题，，但今天却迷糊了，，，突然分不清这二者了。。。还望指点迷津这个电平触发应该是组合逻辑了，那时序与组合到
有个想法，关于英文资料
关于自定义窗口类的Notify消息
MSP430F149的点光源跟踪系统设计
程序人生（转载）
平常在公司你都會喝甚麼

热门下载

热门文章

厂商技术中心

TI 技术论坛

TI 在线培训

Qorvo 射频技术研习社

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved

×