IP核生成器生成ip后有两个文件对我们比较有用,假设生成了一个asyn_fifo的核,则asyn_fifo.veo给出了例化该核方式(或者在Edit->Language Template->COREGEN中找到verilog/VHDL的例化方式)。asyn_fifo.v是该核的行为模型,主要调用了xilinx行为模型库的模块,仿真时该文件也要加入工程。(在ISE中点中该核,在对应的processes窗口中运行“View Verilog Functional Model”即可查看该.v文件)。如下图所示。
评论