热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

IP核生成文件

  • 1星
  • 2013-09-22
  • 389.3KB
  • 需要1积分
  • 2次下载
标签: IP核生成文件

IP核生成文件

IP核生成器生成ip后有两个文件对我们比较有用,假设生成了一个asyn_fifo的核,则asyn_fifo.veo给出了例化该核方式(或者在Edit->Language  Template->COREGEN中找到verilog/VHDL的例化方式)。asyn_fifo.v是该核的行为模型,主要调用了xilinx行为模型库的模块,仿真时该文件也要加入工程。(在ISE中点中该核,在对应的processes窗口中运行“View  Verilog  Functional  Model”即可查看该.v文件)。如下图所示。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×