热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

数字逻辑电路的ASIC设计(part2)

  • 1星
  • 2013-09-29
  • 20.96MB
  • 需要1积分
  • 1次下载
标签: 数字逻辑电路设计

数字逻辑电路设计

ASIC

ASIC

小林芳直

ASIC

                        数字逻辑电路的ASIC设计小林芳直……                       

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 单片机开发板的设计原则
    1:在元器件的布局方面,应该把相互有关的元件尽是放得近一些,例如:时钟发生器、晶振、CPU的时钟输入端都易产生噪音,在放置的时候应该把它们靠近些。对于那些易产生噪声的器件、小电流电路、大电流电路、开关电路等,应尽使其远离单片机的逻辑控制电路和存储电路(ROM、RAM),如果可能的话将这些电路另外制成电路板,更加有利于抗干扰,提高电路工作时的可靠性!2:尽量在关键元件,如ROM、RAM等芯片旁边安装
  • 没有platform.reg等文件
    我安装好wince5.0 with platform builder后,在定制内核过程中,到了修改默认IP地址这一步时,找不到需要的platform。reg文件。这些文件应该在Hardware Specific Files下,但是我的platform builder中的Hardware Specific Files没有config。bib和platform。bib/.dat/.db/.reg文件,
  • 紧急求助 望好心人帮助。
    大家好,紧急求助K3PE8E400B-XGC0 (尔必达 LPDDR2 240球 )广大的网友们,紧急求助些款料号的规格书资料,有的朋友麻烦提供一下,万分感激。邮箱:[email]474855136@qq.com[/email]
  • 关于定时器1问题
    问题1:大家好!请问 晶振频率和 单片机主频和 内部晶振 是不是都是一个概念。问题2:请问大家 我想要用定时器1中断程序500ms单片机主频7.3728MHZ1024分频那么TCNT1应该等于多少。问题3:我们论坛有没有QQ群啊,我想加入,俺是新手! 想多多问问问题!
  • 关于stack 和heap的设置问题
    请问,在编写程序的时候我如何正确设置stack size和 heap size的大小??越大越好??
  • 寻求嵌入式行业现状与前景相关的资料
  • CCS5.4在win7 64位下安装失败原因及解决方法
  • FPGA多时钟设计.pdf
  • 利用Altera增强型配置片实现FPGA动态配置
  • 这么快A5已经作为MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×