热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

清华大学VHDL教学课件

  • 1星
  • 2013-09-29
  • 1.06MB
  • 需要1积分
  • 0次下载
标签: 综合

综合

                        VHDL综合VHDL  综合 VHDL主要部件    硬件层次  主要单元  (定义外部接口)  实体(entity)  配置(configuration)  软件包(packege)  次级单元(实现主要设计单元)结构(architecture)  包体(package  body)  软件层次 实体-结构  对input1  output1EntityinputnSymboloutputnArchitectureSchematica  b  c  d  sel2D  Qmux_outclkENA  CLRNclr 半加器VHDL描述―  ―  实体--The  entity  declaration  Entity  Half_adder  is  port  (  X:in  Bit;  Y:in  Bit;  Sum  :out  Bit;  Carry:out  Bit);  end  Half_adder; 半加器VHDL描述―  ―  结构体―  The  architecture  body:  architecture  Behavioral_description  of  Half_adder  is  begin  process  sum 

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×