lpc源代码verilog实现的。操作low pin count设备

1星
2014-03-05
1.34KB
需要1积分
64次下载

下载资源

文档简介
猜您喜欢
用户评论2

标签： lpc源代码verilog实现的操作low pin count设备

lpc源代码verilog实现的。操作low pin count设备

展开预览

猜您喜欢

: 2013crazy; 解压不了呀兄弟; 2022-03-02 17:26:18回复

: dingyang1314520; 十分感谢啊哈哈哈哈; 2018-01-24 11:33:13回复

上传者

: nishisb; 查看他的其他资源

TI 文字链专区

汽车模拟

推荐内容

开源项目推荐更多

热门活动

热门器件

1. ATTINY804-SSN
  描述：ATtiny804系列, AVR series 微控制器 IC 8 位 20MHz 8KB（8K x 8）闪存 14-SOIC 类别: 厂商名称: 系列:tinyAVR™ 0, Functional Safety (FuSa)
2. 2980720
  描述：Phoenix Contact 固态继电器, PLC-OSC-230AC/300DC/ 1系列, DIN 导轨, 最大负载电压253 V 直流厂商名称: 系列:PLC-OSC 类别:
3. PM6760A55RPH
  描述：固态继电器, PM67系列, 面板安装, 最大负载电流55 A, 最大负载电压600 V 交流类别: 厂商名称: 系列:PM67
4. MQ1N4750UR-1TR
  描述：Zener Diode, 27V V(Z), 10%, 1W, Silicon, Unidirectional, DO-213AB, HERMETIC SEALED, GLASS, MELF-2 零件包装代码:DO-213AB 是否无铅:含铅是否Rohs认证:不符合
5. 0805CC105JAT1A
  描述：CAPACITOR, CERAMIC, MULTILAYER, 1000 V, C0G, 0.0001 uF, SURFACE MOUNT, 0805 最大工作温度:125 Cel 最小工作温度:-55 Cel 负偏差:10 %
6. MIC-3326N-D1E
  描述：3U CompactPCI IntelÂ® Atomâ¢ N455 Low Power Processor Blade
7. EP4SE820H35C3
  描述：fpga - field programmable gate array fpga - stratix IV E 32522 labs 744 ios 是否无铅:含铅是否Rohs认证:不符合厂商名称:Altera (Intel)
8. CGR203U016R4C
  描述：aluminum electrolytic capacitors - screw terminal 20000uf 16v-10+75% Manufacture:Cornell Dubilie Product Category:Aluminum Electrolytic Capacitors - Screw Terminal RoHS:Yes
9. EHF-125-01-L-D-RA
  描述：conn header .05" 50pos dual R/A 是否无铅:不含铅是否Rohs认证:符合包装说明:ROHS COMPLIANT
10. VE-J4Z-MY-F4
  描述：是否无铅:不含铅是否Rohs认证:符合厂商名称:VICOR

用户搜过

随便看看

vxworks新手交流群
自己处于学习中，觉得一个人学习进步比较慢，建个群：146575145希望大家能够交流，一起进步，也希望老手不吝赐教，谢谢。
形象的说明模拟地和数字地
为什么模拟地与数字地应有各自独立的回路？大家都是地，为什么还分彼此？Link水平很低，常常会问一些低级问题。幸蒙Perter指点，明白了少许，现在和大家分享一下。其实本质是对的，就是数字地，模拟地都是地，并不是他们俩头上长角，十分的怪异，要明白为什么要分开，先听我说一个故事我们公司所在的商务楼共有3楼，2楼是搞模拟的，3楼是做数字的，整幢楼只有一部电梯，平时人少的时候还好办，上2楼，上3楼互不影像
Wince 5.0 真機調試問題
我在用真是還進調試的時候，程序中打了斷點，可是斷點不其作用。後來用其他同事的電腦調試卻可以。應該是我vs還進的問題吧，請高人指點，如何解決這個問題。
FPGA的功耗评估
[p=28, null, left][color=rgb(46, 46, 46)][font=微软雅黑,]经常接到工程师的电话，问所选择的FPGA或SOC的功耗情况，有没有典型值。其实针对功耗设计，工程师可以在设计的各个阶段更加准确把握，以xilinx FPGA为例：[/font][/color][/p][p=28, null, left][color=rgb(46, 46, 46)][font=
怎么进行加减脉冲设计呢
本人是个新手，想用vhdl实现一个加减脉冲控制器。具体功能有“加”信号就在本地时钟脉冲加一个脉冲，有“减信号”就在本地脉冲中减去一个脉冲。可是完全不知道怎么实现。其中的加入脉冲和减一个脉冲有什么思路实现呢？
发现有人做运放专题，配合学习，大家把坛子里运放的资料的顶起吧
为什么要同ucos？
账号找回
招贤：美新半导体应用(方案)工程师-够才你就来！
【免费租用】Xilinx Spartan-6 FPGA 嵌入式套件！（12月26日更新）

热门下载

举报人：
被举报人：	nishisb
举报的资源分：	1
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：

lpc源代码verilog实现的。操作low pin count设备

文档简介

评论

汽车 模拟

汽车模拟